Quartus II 13.1 使用教程

(原理图输入方式)

集成计算技术实验室编制 四川大学计算机(软件)学院

2020年4月6日

1、 创建新工程

1) 打开 Quartus II 13.1 设计开发软件, 如图 1-1, 选择 New Project Wizard。




图 1-1 Quartus II 初始界面

2) 在弹出的创建新工程的界面中, 如图 1-2, 点击 Next, 开始创建新工程。




图 1-2 创建新工程

3) 填写工程名称,设置工程存放路径,点击 Next。 (注意:路径以及工程名必须是英文!)




图 1-3 命名及设置路径

4) 无需添加文件,点击 Next。




图 1-4 添加文件

5) 在器件板卡选型界面中, 选择对应板卡的器件,点击 Next。




图 1-5 板卡选型

6) 语言选择 Verilog HDL, 点击 Next。




图 1-6 EDA 工具设置

- 7) 最后在新工程总结中,检查工程创建是否有误。没有问题,则点击 Finish, 完成新工程的创建。
- 2、 创建原理图文件,进行原理图设计。
 - 1) 在主界面点击 File-New, 如图 2-1。



图 2-1 新建文件

2) 在弹出的创建文件界面中, 如图 2-2, 选择 Block Diagram/Schematic File。点击 OK 完成创建。




图 2-2 新建原理图文件

3) 在原理图设计界面中,如图 2-3,可以在空白处双击鼠标左键,或者单击右键-insert-Symbol...,进入 Symbol 对话框。Primitives 中是基本元器库,在 logic 子库中包含与,或,非等门。pin 子库包含输入输出等。根据需要添加元器件。




图 2-3 原理图添加元件

4) 放置元件后,进行连线,根据实验需要绘制原理图,如图 2-4。




图 2-4 绘制原理图

5) 双击任意一个输入输入元件,会弹出引脚属性编辑对话框,可以 给各输入输出引脚命名,如图 2-5。




图 2-5 设定引脚名

6) 点击 Processing-Start Compilation 进行编译,如图 2-6。编译 完成后,会给出编译报告,如图 2-7。




图 2-6 编译




图 2-7 编译完成

3、 时序仿真文件设计

1) 新建用于仿真的波形文件,如图 3-1。




图 3-1 新建波形文件

2) 在打开的仿真波形编辑器中,加入之前设计的原理图中的引脚,如图 3-2。




图 3-2 加入引脚

3) 在Edit-Grid Size和Set End Time中可以设置合适的时间尺度,如图 3-3。




图 3-3 加入引脚

4) 选中区域点击工具栏中的按钮,调整激励信号至需要的状态,如图 3-4。




图 3-4 保存约束文件

5) 绘制完激励波形后,点击 Simulation-Run Functional Simulation,进行仿真 ,如图 3-5。仿真完成后 ,可以看到仿真结果 ,用来验证设计 ,如图 3-6。




图 3-5 进行工程实现图 2-20 生成编译文件




图 3-6 仿真结果

4、 添加管脚约束,生成 bit 流并下载到实验板

1) 点击 Assignments-Pin Planner 添加管脚约束,如图 2-20。




图 3-7 添加管脚约束

2) 在 Location 中为对应的输入输出设置管脚,如图 3-8。




图 3-8 打开目标器件

3) 点击 Tools-Programmer,如图 3-9。在 Programmer 中将设计下载至板卡,如图 3-10。




图 3-9 打开 Peogrammer




图 3-10 下载 bit 文件