




Objectifs du cours



- Comprendre la nomenclature : capacité, organisation, vitesse, permanence, signaux d'échanges, (apprendre à lire une documentation).
- ✓ Connaitre différents types de mémoires : ROM, PROM, EPROM, EEPROM, Flash EPROM, RAM, SRAM, DRAM.
- ✓ Connaître les méthodes de décodage d'adresse de circuits mémoires.
- ✓ Connaître une méthode de vérification de l'intégrité des données dans une mémoire (bit-parité).
- ✓ Comprendre les cycles de lectures et d'écritures.
- ✓ Apprendre l'association de boitiers mémoires en série ou(et) en parallèle.







Définitions



- **Présentation** : c'est un dispositif capable d'emmagasiner puis de restituer une information. Le bit représente l'unité d'information élémentaire.
- Capacité: c'est la quantité d'information qui peut être stockée dans un dispositif donné. La capacité peut s'exprimer en bits ou en mots de n bits (Kilobits, Mégabits, Gigabits), par exemple 1 Mégaoctets, soit 2²⁰ octets.
- Organisation: une mémoire est un tableau contenant des information binaires.
 On appelle organisation d'une mémoire les dimensions de ce tableau. Elle est exprimée en mots de n bits, où n représente le nombre de colonnes du tableau.
- Temps d'accès: appelé la <u>'Vitesse de la Mémoire</u>'. C'est la différence entre le moment ou l'adresse est présentée et le moment ou la donnée est prête (de quelques ns à quelques dizaines de ns).
- **Permanence**: Exprime la possibilité de la mémoire de conserver ou pas l'information en l'absence de source d'énergie (mémoires volatiles, mémoires non volatiles ou permanentes).
- débit : quantité d'informations lues/écrites par unités de temps (exemple : Mo/s).

Capacité : exprimée en octets



- kilooctets $1K = 2^{10} = 1024$
- Megaoctets $1M = 2^{20} = 1048576$
- giga-octets $1G = 2^{30} = 1073741824$
- téraoctets $1T = 2^{40} = 1099511627776$

Exemples:

- 1 caractère ('a', '?', '2', λ , etc.) = 1 octet
- Le petit robert (2600 pages) = environ 180 Mbits

7

Mode d'accès à l'information





- Types de mémoires logiques
 - Accès aléatoire :
 - Chaque mot est accessible directement et individuellement grâce à une adresse (RAM).
 - Accès séquentiel :
 - Un mot est repéré par sa position dans une suite d'éléments. C'est l'ordre d'enregistrement qui est alors conservé.
- Types de mémoires physiques
- Les registres internes (8, 16, 32, 64) bits ~ 1nanoseconde).
- La mémoire cache (Kilo-octets, ~ 5ns).
- La mémoire principale (Giga-octets, ~ 10ns).


• La mémoire de masse (100 à 200 Giga-octets, ~ 5ms).


mémoires volatiles


mémoires permanentes



























































La mémoire Flash EPROM



La Flash EPROM a connu le développement le plus important des mémoires mortes, notamment avec les progrès du téléphone portable.

C'est une mémoire programmable et effaçable électriquement comme les EEPROM.

Deux technologies existent : NOR et NAND, toutes deux exploitent le même principe de stockage de charges dans la grille flottante d'un transistor.

la structure NAND autorise une implantation plus dense grâce à une taille de cellule approximativement 40 % plus petite que la structure NOR.

Les Flash NOR autorise un adressage aléatoire et permet une programmation octet par octet.

la Flash NAND autorise un accès séquentiel et permet une programmation par secteur.

Tableau comparatif (mémoires mortes)



type	qualités	défauts
(mask)ROM	- coût faible	- grande série (>10 000)
		- manque de souplesse
		- délais de fabrication
(UV)EPROM	- souplesse	- très coûteux
	- écriture in situ (récent)	- temps d'effacement UV
		- 1K écritures
OTP	- peu coûteux	- pas d'effacement
E ² PROM	- souplesse	- très coûteux
	- écriture in situ par byte	- écriture lente
	- effacement par byte	- qq 100K écritures
FLASH	- souplesse	- effacement par bloc
	- écriture in situ par byte	- écriture lente
	- 1 M écritures	
	- faible coût	

31

Tableau comparatif (temps d'accès)




Mémoires à semi-conducteur

<u>Mémoires bipolaires</u> <u>Mémoires MOS</u>

- RAM : 5 - 100 ns - RAM : 30 - 40 ns - ROM : 10 - 60 ns - ROM : 200 - 500 ns - EPROM : 220 - 500 ns

Remarque : La capacité des mémoires MOS est largement supérieure à celle des mémoires bipolaires


Méthodes de décodage d'adresses La CPU fournit l'adresse de la donnée désirée, le circuit de décodage la décode et génère le signal de sélection de la mémoire (CS ou CE). Les lignes d'adresses les moins significatives sont connectées aux pins d'adresse de la mémoire, et celles les plus significatives sont utilisées pour activer CS. D7 ... D0 A0 μ A15 64Kx8 Exemple P SRAM CS A21 Décodeur RD WR



Exercice: décodage



On considère un microprocesseur doté d'un bus de données de 8 bits et d'adresses de 20 bits. Sur ce bus sont connectés un composant mémoire vive de 256 k-octets et un composant mémoire morte 128 k-octets, selon le schéma ciaprès.




35


Exercice (suite)



- Indiquer, dans l'espace d'adresses du processeur, les domaines d'adresses auxquels répondent des zones de mémoire vive et les domaines auxquels répondent des zones de mémoire morte (dessiner la cartographie mémoire).
- Avec l'organisation précédente, le composant de mémoire vive n'est pas complètement utilisé. Indiquer la taille de la zone de mémoire vive inaccessible dans le schéma précédent.



3. Indiquer à quelles adresses il serait possible de rendre cette zone accessible et modifier la connexion du composant de mémoire vive pour la rendre complètement accessible (donner les formules de sa sélection, CS, et de son adressage interne, A17---A0).



Questions de révision A quoi sert la mémoire dans un système à microprocesseur? Quelle sont les différents types de mémoires à semi-conducteur susceptibles d'être utilisées dans un système à microprocesseur? Quels sont les principaux paramètres qui caractérisent une mémoire à semiconducteur? Quelles sont les bus externes standards d'une mémoire à semi-conducteurs ? Quelles sont les signaux de contrôles indispensables pour une mémoire ? Qui produit le signal CS (sélection de la mémoire) ? A quoi correspondent les temps de Hold et de Setup? Mémoire RAMCPE A quoi correspondent les signaux CS, WE et OE de la mémoire RAMCPE ? CS/ _ □ OE/ Quelle est la capacité mémoire de RAMCPE ?

Exercice: Association de boitiers mémoires Sachant que l'espace totale est de 64 Ko : 16 Kilooctets - donner en hexadécimal, les valeurs de X1, X2, X3 et X4. donner en octets les tailles de RAMACPE et ROMCPE, donner le nombre de boitiers mémoires ROMCPE et LIBRE RAMCPE nécessaires à la réalisation des espaces RAM et ROM. X2 16 Kilooctets de RAM donner le schéma électrique de mise en œuvre de la RAM. 1 Octet WE/: Write enable Mémoire RAMCPE Mémoire ROMCPE **OE/: Output enable** □D3 □D3 A11 -A12 CS/: Chip select ⇒WE/ CS/S CS/⊏ ממע

Organisation hiérarchique de la mémoire (une conséquence de l'exécution en parallèle)





Pour alimenter les différentes unités de calculs, le microprocesseur à besoin de plus d'instruction et de plus de données, le temps d'accès à la mémoire et de contrôle de l'intégrité des données devient alors le goulet d'étranglement du système à microprocesseur.


Introduction forcé du concept de cache

la motivation étant de

donner au processeur les moyens de fonctionner à sa vitesse maximale.







Paramètres de conception des caches



1) Caches séparés ou caches unifiés :

- un cache pour les données et le code (l/e).
- un cache pour les données (l/e) et un pour le code (l).

2) Placement des blocs dans le cache :

- correspondance direct (une place unique),
- associatif par ensemble de blocs (n'importe où dans l'ensemble),
- totalement associatif (n'importe où dans le cache).

3) Remplacements des bloc dans le cache :

- Aléatoire : simple mais pas performant (pour taille réduite).
- LRU (Least recently Used, remplacement du bloc le plus ancien)
- FIFO (First In First Out).
- NMRU (Not Most recently Used, pas la plus récemment utilisée mais choisie aléatoirement parmi les autres).

Le rendement du cache augmente avec le taux d'accès réussi

Paramètres de conception des caches



4) Stratégies d'écriture dans le cache :

- écriture simultanée (transparente) : l'information est écrite à la fois dans le cache est la mémoire principale (problème de surcharge du réseau pour une utilisation multiprocesseurs).
- écriture différée (recopie) : écriture uniquement dans le cache. La recopie dans la mémoire principale se fait au moment du remplacement du bloc (pas de problème de surcharge du réseau en multiprocesseurs mais problème de cohérence de l'information : utilisation de drapeaux).

6) Ecriture dans un bloc absent du cache :

- Recherche et écriture : chargement du bloc ensuite modification.
- Ecriture direct : écriture direct en mémoire principal sans chargement du bloc dans le cache.

45

Un autre problème: Espace physique < espace virtuel





L'unité centrale doit pouvoir exécuté des programmes dont la capacité d'adressage est supérieur à celle de la mémoire physique.




Nécessité de mécanismes de chargements

- <u>La pagination</u> permet de diviser la mémoire en bloc uniforme et de gérer l'exécution de programmes dont une partie seulement se trouve chargée en mémoire à un instant données.
- <u>La segmentation</u> permet un adressage relatif dans l'espace virtuel par découpage de celui-ci en segments de taille non uniforme, à l'intérieur desquels les adresses sont relatifs au début du segment.







Exercice 1



Soit une mémoire paginée, deux algorithmes A1 et A2 sont utilisés pour mettre en œuvre ce mécanisme de pagination. Au cours de son exécution, un programme accède successivement aux pages suivantes : 1, 5, 2, 5, 1, 4, 1, 5, 3. Le système d'exploitation alloue à ce programme un espace de trois pages.

Donner le contenu des pages dans le cas d'une gestion par un algorithme LRU et dans le cas d'une gestion par un algorithme FIFO.

Quelles les références mémoire qui provoqueront des défauts de page dans chacun des algorithmes.

Exercice 2



Soit un système à microprocesseur avec une mémoire virtuelle de huit pages (page virtuelle 0 à page virtuelle 7) et une mémoire physique de 4 pages (page physique 0 à page physique 3). La taille des pages et de 1024 mots. Pour la table des pages suivante :

Page virtuelle	Page physique
0	3 .
1	1
2	Disque
3	Disque
4	2 '
5	Disque
6	0
7	Disque

Représenter, en identifiant les limites de chaque page, les cartographies des espaces mémoires virtuelle et physique ?

Donner la liste des adresses qui provoqueront un défaut de page ? (accès pour lesquels les pages demandées ne sont pas disponibles en mémoire physique).

Quelles sont les adresses physiques qui correspondent aux adresses virtuelles suivantes : 0, 1024 et 4096.

51

Exercice 3



Soit une mémoire segmentée et paginée. Chaque adresse virtuelle comporte un numéro de segment (2bits), un numéro de page (2bits) et un déplacement dans la page (11 bits). La mémoire principale contient 32768 mots. Chaque segment est soit en lecture seul, soit en lecture/écriture, soit en lecture/exécution, soit enfin en lecture/écriture/exécution. On dispose de la table des pages et de protection suivante.

Segment 0		Segment 1		Segment 2	Segment 3	
lecture		lecture/exécution		lecture/exécution /écriture	Lecture/exécution	
Page V	Page P	Page V	Page P		Page V	Page P
0	9	0	Disque	La table n'est pas	0	14
1	3	1	0	Disponible en	1	1
2	Disque	2	15	Mémoire centrale	2	6
3	12	3	8		3	Disque

Page V : Virtuelle Page P : Physique

Exercice 3 (suite)



Pour chacun des accès mémoire virtuelles suivants, donner l'adresse physique correspondante. Identifier les défauts éventuels ?

Accès	Segment	Page	Déplacement
1- Chargement donnée	0	1	1
2- Chargement donnée	1	1	10
3- Chargement donnée	3	3	2047
4- Stockage donnée	0	1	4
5- Stockage donnée	3	1	2
6- Stockage donnée	3	0	14
7- Saut à l'adresse	1	3	100
8- Chargement donnée	0	2	50
9- Chargement donnée	2	0	5
10- Saut à l'adresse	3	0	60