We read every piece of feedback, and take your input very seriously.
To see all available qualifiers, see our documentation.
There was an error while loading. Please reload this page.
Aanpassingen presentatie week 5
Onnodige haakjes verwijderd uit presentatie week 5
Onnodige haakjes verwijderd (VHDL is geen C).
+publish assignment week 5
pubish presentation week 5
Make sensitivity lists specific (to show we are building a Moore machine)
Publish fsm_egg_timer.vhd
fsm_egg_timer voorbeeld opgefrist
Publish FSM_template
Template aangepast
Sheets doorgesproken met Ron
Add instruction to check RTL-viewer
Intro opdracht 4 herschreven.
Streepje aan de onderkant van de 9
Presentatie zichtbaar gemaakt op wiki
Theorie week 4 aangepast. Generics toegevoegd Nieuwe architectuur gemaakt (IO.draw -> toevoegen aan private)
Add reset and generics in assignment week 4
Opmerkingen theorie week 4
Opmerkingen theorie week 4 en 5.
Laatste aanpassing theorie week 3
Update presentatie week 3 Plaatjes 4 soorten mux toegevoegd
Update theorie ppt week 3 eerste deel aanpassingen zoals besproken met Harry
Todo in notities presentatie week 3
vragen Ron presentatie week 3
Merge branch 'master' of https://bitbucket.org/HR_ELEKTRO/hwp01.git/wiki
Nummers van hex displays waren niet correct
Kleine update aan week 2
Fixed error in syntax coloring
issue#3 t/m issue#8 resolved