Rapport lab 4

TSEA44

 Jonathan Karlsson, Niclas Olofsson, Paul Nedstrand jonka
293, nicol 271, paune Grupp 2

27januari2014

${\bf Innehåll}$


1	Inle	dning	3					
2	Design							
	2.1	Data recieve	3					
	2.2	Data send	4					
	2.3	ACK counter	4					
	2.4	Memory write	4					
	2.5	Stall controller	4					
3	Res	ultat	5					
	3.1	Verifiering av hårdvarans funktion	5					
	3.2	Prestanda	5					
	3.3	FPGA-användning	6					
4	Slut	sats	6					
	4.1	Analys av prestanda	6					
	4.2	Möjliga förbättringar	7					
Appendix 8								
A	A asm.c							
В	B or1200 vlx top.sv							

1 Inledning

Det fjärde och sista labben i kursen, lab 4, handlade om att skapa en egen assembler-instruktion (kallad sbit) för skrivning till minnet. Instruktionen tar en längd samt ett data som argument, och sparar all inkommen data i en buffer. När buffern är fylld skrivs denna till minnet. Syftet med denna instruktion är att snabba upp koden för att Huffman-koda den resulterade bilden i vår JPEG-accelerator.

2 Design

Av enkelhetsskäl valde vi att göra några modifikationer av den föreslagna hårdvaruarkitekturen. För det första valde vi att ha all hårdvara i en enda modul, istället för de föreslagna tre modulerna. Även om detta ger sämre modularitet, tyckte vi att det faktum att vi slapp bekymra oss om kommunikation mellan olika moduler gjorde detta till en enklare lösning. Vidare valde vi att bara använda SPR-registret för lagring av aktuell minnesadress, då detta var det enda register vi kunde se någon användning för. Vi upplevde att monitor-programmet gav minst lika bra debug-möjligheter som de övriga två föreslagna SPR-registren skulle ha gjort.



Figur 1: Ett något förenklat blockschema för vår sbit-hårdvara.

2.1 Data recieve

Detta block ansvarar för att lägga in mottagen data i buffern, och uppdatera pekaren för aktuell position. Adress- räknaren är även inkluderad i detta block. Så här i efterhand hade det kanske varit mer logiskt att placera den i ett separat block. Läsningen från data-bussen sker i en enda klockcykel, genom att vår buffer bit reg skiftas åt vänster för att göra plats för den nya datan, och OR:as

med dat_i. Räknaren bit_reg_wr_pos, som fungerar som en pekare till nästa lediga element i buffern, räknas upp med så många bitar som just togs emot.

Eftersom att buffern skiftas åt vänster när den fylls på, befinner sig data som nyss skickats någonstans i mitten av buffern. Detta göra att denna modul även måste ha kod för att sätta de nyss skickade bitarna till noll.

2.2 Data send

Denna modul lägger ut de bitar som skall skrivas till minnet nästa gång i ett register som är kopplat till den utgående databussen. Detta sker bara om det finns minst en byte i buffern, för att undvika odefinierade signaler. Blocket ansvarar även för att kontrollera om vi är på väg att skriva 0xFF till minnet, och alltså måste skriva 0x00 till minnet härnäst.

2.3 ACK counter

Blocket sköter den ACK-räknare som räknas ner för varje ACK som tas emot, och som alltså håller koll på det kvarvarande antalet ACK-signaler som vi måste få från minnet innan vi är klara. Detta antal är givetvis detsamma som det antal skrivningar vi måste göra. Vi skriver alltid en byte åt gången, så fort vi fått ihop en hel byte, och får som mest två nya bytes varje gång. Med andra ord behöver vi i normalfallet skriva en eller två gånger, beroende på hur mycket data vi fått ihop i vår buffer. För specialfallet med 0xFF krävs dock en extra skrivning av 0x00 direkt efteråt, varför ACK-räknaren inte räknas ner i detta fall.

2.4 Memory write

Detta block hanterar styrsignalen för skrivning till minnet. Denna är hög så länge ACK-räknaren indikerar att vi ännu inte skickat all data till minnet, samt vi inte får någon ACK-signal. Write-signalen kommer annars att bli en klockpuls för lång, vilket leder till att vi i så fall skulle skriva två gånger till minnet istället för en gång.

2.5 Stall controller

Föga förvånande ansvarar detta block för att avgöra när en stall-signal skall skickas. Vi tar det säkra före det osäkra och skickar alltid en stall-signal samma klockpuls som set_bit_op_i-signalen kommer, oavsett om en skrivning till minnet behöver göras eller inte. Vi fortsätter skicka stall-signal tills ACK-räknaren indikerar att vi inte väntar på någon skrivning av data, d.v.s. efter en klockpuls om vi inte behöver skriva något, eller klockpulsen efter att den sista ACK-signalen från minnet har tagits emot, i annat fall.

3 Resultat

3.1 Verifiering av hårdvarans funktion

För att kontrollera att vår hårdvara fungerade, började vi med att anropa vår instruktion från det montor-program som körs när datorn startar. Efter en del felsökning och justering övergick vi till att testa koden på en FPGA med samma monitor-program. Vi använde monitorns inbyggda kommando för att visa minnesadresser för att verifiera att rätt data skrevs till minnet. Ganska snabbt insåg vi behovet av att kunna felsöka även i denna miljö utan att behöva syntetisera om koden varje gång, och skrev därför testprogrammet asm.c som vi kunne ladda in i minnet och köra via monitorn.

Det största problem vi hade under denna lab, och även det svåraste vi fått under labkursen, var att sista biten i varje byte vi skrev till minnet blev fel. Till skillnad från de tidigare fel vi fått under kursen så fick vi varken några varningar av värde vid syntetiseringen, konstiga odefinierade signaler eller märkliga läs/skrivcykler vid simulering.

Efter noggrannt studerande av syntesrapporten upptäckte vi att en felaktig ihopslagning av två bitar i ett register orsakade problemet. Vi gjorde om koden för skrivning till det aktuella registret. Simuleringen blev fortfarande likadan som tidigare, men ingen konstig ihopslagning gjordes vid syntetiseringen, vilket löste vårt problem.

Till sist testades även hårdvaran genom att instruktionen användes av JPEG-acceleratorn. jchuff.c modifierades, för att använda set bit- instruktionen för skrivning till minnet. Efter en rejäl stunds felsökande genererades till sist en korrekt bild.

3.2 Prestanda

Vi använde vårt testprogram och den prestandaräknare som inkluderades i jpegtest-programmet för att mäta prestandan på några olika slags anrop till vår set bit-instruktion (Tabell 1). Dels varierade vi storleken, dels testade vi även att enbart skriva 0xFF, vilket i vår implementation gör två minnesskrivningar.

Storlek	Data	Antal klockcykler
2	0x02	10
8	0x33	13
8	0xFF	17
16	0x33	17

Tabell 1: Antal klockcykler per anrop av vår sbit-instruktion. Tabellen visar medelvärdet av 100 försök.

Vid användning i JPEG-acceleratorn jämförde vi utskriften av prestandamätningen för en version av programmet som kompilerades utan set bit-instruktionen

(Tabell 2), mot resultatet med denna instruktion påslagen (Tabell 3). Båda dessa versioner innehåller alla de tidigare förbättringar som gjorts; hårdvaru-DCT samt DMA.

Beskrivning	Antal klockcykler	
Main program	25 847 242	
Init	$6\ 600\ 044$	
$Encode_image$	$19\ 247\ 198$	
$Forward_DCT$	6 489 189	
Copy	0	
DCT kernel	0	
Quantization	6 489 189	
Huffman encoding	$12\ 226\ 950$	
Emit_bits	$4\ 983\ 905$	

Tabell 2: Prestanda för JPEG-acceleratorn utan sbit-instruktionen

Beskrivning	Antal klockcykler	
Main program	21 754 287	
Init	$6\ 653\ 818$	
$Encode_image$	15 100 469	
$Forward_DCT$	$6\ 396\ 157$	
Copy	0	
DCT kernel	0	
Quantization	$6\ 396\ 157$	
Huffman encoding	8 126 873	
Emit_bits	1 306 129	

Tabell 3: Prestanda för JPEG-acceleratorn med sbit-instruktionen

3.3 FPGA-användning

Flip Flops	7499 out of 46080	16%
4 input LUTs	12519 out of 46080	28%
MULT18X18s	19 out of 120	15%
RAMB16s	42 out of 120	35%

Tabell 4: De mest intressanta delarna ur syntes-rapporten för JPEG-acceleratorn med DCT, DMA samt sbit-instruktionen.

4 Slutsats

4.1 Analys av prestanda

Prestandan för set bit-instruktionen beror uteslutande på hur många minne-saccesser som behöver göras vid anropet. Vid upprepade anrop med storleken

2 görs en skrivning till minnet var fjärde anrop, vilket gör att snitt-tiden blir lägre än i övriga fall. För storleken 8 görs en skrivning vid varje anrop, vilket leder till värsta fallet på 13 klockcykler i medel. Vid skrivning av 0xFF görs internt två separata skrivningar, vilket gör att detta tar exakt lika lång tid som skrivningar av storleken 16, nämligen 17 cykler.

En intressant slutsats vi kan dra av detta är att det tar ganska mycket overhead bara att utföra vår instruktion. För storlek 2 görs fyra gånger färre minnesskrivningar jämfört med storlek 8, men tiden för dessa skiljer sig bara med en tredjedel. På samma sätt görs dubbelt så många skrivningar för storlek 16 som storlek 8 med samma data, men skillnaden i exekveringstid dem emellan är mindre än en fjärdedel.

Instruktionen gjorde en hel del skillnad när vi använde den i JPEG- acceleratorn. Som synes i Tabell 3 minskade tiden för att skriva data till minnet vid Huffman-kodningen (emit_bits) från 5,0 miljoner cykler till 1,3 miljoner cykler. Den totala tiden minskade därigenom med nästan lika mycket, vilket gav en total prestandaökning med 16%. Gruppen är dock enig om att prestandaförbättringper-timme-spenderad-i-Muxen-indexet troligen är väldigt lågt.

4.2 Möjliga förbättringar

Ett problem med vår nuvarande hårdvara är att vi alltid skickar en stall-signal till CPU:n så fort vi får in en set bit-instruktion. Detta är i väldigt många fall inte alls nödvändigt (särskilt som vi bara skriver till minnet om vi har en hel byte att skicka). Detta är särskilt problematiskt i ett operativsystem med multitasking - det blir omöjligt att göra saker parallelt om vi säger åt resten av datorn att sluta arbeta så fort någon använder vår instruktion.

En möjlig förbättring skulle kunna vara att hårdvaran detekterar i vilka fall som vi behöver skicka en stall-signal och inte. Detta behöver i så fall ske med kombinatorik för att hinna skicka signalen tillräckligt fort, i de fall där detta behövs. På så sätt skulle vi kunna lösa problemen med dålig paralellism i operativsystem med multitaskning, samt få något bättre prestanda generellt, på bekostnad av ganska lite hårdvara.

Om målet istället skulle vara att hitta en billigare lösning på bekostnad av prestanda, hade vi kunnat använda ett skiftregister för att stegvis skifta in varje bit data i vårt register, istället för vår nuvarande lösning som troligen realiseras med en stor samling multiplexrar och OR-grindar för att lyckas göra detta på en klockcykel.

Appendix

A asm.c

```
Listing 1: Testprogram för mätning av prestanda för sbit-instruktionen
#include "printf.h"
\#include < common.h>
\#include < time.h>
#include "perfctr.h"
int main() {
  unsigned int code, i, size, startcycle, perf;
  startcycle = gettimer();
  for (i = 0; i < 100; ++i)
    asm volatile ("l.sd_0x0(%0),%1" : : "r"(0x2), "r"(2));
  perf = gettimer() - startcycle;
  printf("100x\_size\_2\_=\_\%d \ \ n"\ ,\ perf);
  startcycle = gettimer();
  for (i = 0; i < 100; ++i)
    asm volatile("l.sd_0x0(\%0),\%1" : : "r"(0x33), "r"(8));
  perf = gettimer() - startcycle;
  \texttt{printf("100x\_size\_8\_=\_\%d\backslash n", perf);}
  startcycle = gettimer();
  for (i = 0; i < 100; ++i)
    asm volatile ("l.sd_0x0(%0),%1" : : "r"(0x33), "r"(16));
  perf = gettimer() - startcycle;
  printf("100x\_size\_16\_=\_\%d\n", perf);
  startcycle = gettimer();
  for (i = 0; i < 100; ++i)
    asm volatile ("l.sd_0x0(\%0),\%1" : : "r"(0xFF), "r"(8));
  }
  perf = gettimer() - startcycle;
  printf("100x_FF_size_8_= \%d\n", perf);
  return 0;
}
```

$B \quad or 1200 \quad vlx \quad top.sv$

reg ack ff;

Listing 2: Hårdvaruimplementationen för sbit-instruktionen

'include "include/timescale.v" module or1200 vlx top(/*AUTOARG*/ // Outputs spr dat o, stall cpu o, vlx addr o, dat o, store byte o, //Inputsclk_i, rst_i, ack_i, dat_i, set_bit_op_i, num_bits_to_write_i, spr cs, spr write, spr addr, spr dat i); input clk i; input rst_i; input ack i; //ackinput [31:0] dat i; //data to be written ${\tt set_bit_op_i;} \ // \textit{high} \ \textit{if} \ \textit{a} \ \textit{set} \ \textit{bit} \ \textit{operation} \ \textit{is} \ \textit{in} \ \textit{progress}$ input input [4:0] num_bits_to_write_i; //.size input spr_cs; //sprs chip select input spr write; //sprs write input [1:0] spr_addr; //sprs address input [31:0] spr_dat_i; //sprs data in output [31:0] spr_dat_o; //sprs data out $stall_cpu_o;$ // if set high the cpu will be stalled output [31:0] vlx_addr_o; //the address to store vlx data output [31:0] dat o; //data vlx data to be stored output store byte o; //high when storing a byte wire set_init_addr; wire store_reg; wire [31:0] su data in; wire [31:0]spr_dp_dat_o; wire write_dp_spr; is sending; reg[31:0] bit reg; \mathbf{reg} bit reg wr pos; \mathbf{reg} [5:0][7:0] data to be sent; \mathbf{reg} reg [31:0] address counter; reg [2:0] ack_counter; reg stall , next_stall; reg send 00; reg recieved_set bit;

```
assign store byte o = is sending;
// Signals for reading and writing SPR address register.
assign
            set init addr = spr cs & spr addr[1] & spr write;
assign
            write_dp_spr = spr_cs & spr_write & ~spr_addr[1];
            su_data_in = set_init_addr ? spr_dat_i : bit_reg;
assign
        spr dat o = spr addr[1] ? vlx addr o : spr dp dat o;
assign
assign
        vlx addr o = address counter;
assign dat o = \{24'b0, data to be sent\};
assign stall cpu o = stall;
// Delayed ACK.
always @(posedge clk i) begin
    ack ff <= ack i;
// Delayed start signal.
always @(posedge clk i) begin
    recieved set bit <= set bit op i;
end
// Data recieve controller
always ff @(posedge clk i or posedge rst i) begin
if(rst_i) begin
                    = 0;
    bit reg
    bit_reg_wr_pos <= 0;
    address counter <= 0;
end else begin
    // If someone just wrote to address register, set the address counter to this value.
    if (set init addr) begin
        address counter <= spr dat i;
    // If we just recieved the start signal.
    end else if (set_bit_op_i) begin
        if (bit_reg_wr_pos <= 7) begin
            // Insert num_bits_to_write bits from dat_i into bit_reg by ORing.
            bit reg <= (bit reg << num bits to write i) | dat i;
            // Update write pointer.
            bit reg wr pos <= bit reg wr pos + num bits to write i;
        end
    // If we just recieved an ACK.
    end else if (ack_ff && (send_00 || bit_reg_wr_pos > 7)) begin
        // Reset the written bits in bit reg.
        bit reg[bit reg wr pos-1] \le 0;
        bit reg[bit reg wr pos-2] \le 0;
        bit reg[bit reg wr pos-3] \le 0;
        bit reg[bit reg wr pos-4] \le 0;
        bit reg[bit reg wr pos-5] \leq 0;
```

```
bit reg [bit reg wr pos-6] \leq 0;
        bit_reg[bit_reg_wr_pos-7] \le 0;
        bit_reg[bit_reg_wr_pos-8] \le 0;
        // Unless we just send the zero-padding for OxFF, update bit reg pointer.
        if (~send 00) begin
            bit reg wr pos \leq bit reg wr pos - 8;
        end
        // Count up address.
        address counter <= address counter + 1;
    end
  end
end
// Data send controller
always @(posedge clk i) begin
    if (rst i) begin
        data to be sent \leq 0;
        send 00 <= 0;
    // \ \textit{Handling of zero-padding for 0xFF}.
    end else if (ack_ff && send_00) begin
        data_to_be_sent <= 0;
        send 00 \ll 0;
    // Handling of special cases which could give undefined signals.
    end else if (bit_reg_wr_pos < 8) begin
        data_to_be_sent <= 0;
    end else if (data to be sent = 8'hff) begin
        send_00 \le 1;
    end else begin
        // Put data from the place pointed out by bit reg pointer to send register.
        data to be sent [7] \le \text{bit reg [bit reg wr pos } -1];
        data to be sent [6] <= bit reg[bit reg wr pos -2];
        data to be sent [5] \le \text{bit reg}[\text{bit reg wr pos} - 3];
        data_to_be_sent[4] <= bit_reg[bit_reg_wr_pos-4];
        data_to_be_sent[3] <= bit_reg[bit_reg_wr_pos-5];
        data\_to\_be\_sent[2] \le bit\_reg[bit\_reg\_wr\_pos-6];
        data_to_be_sent[1] <= bit_reg[bit_reg_wr_pos-7];
        data to be sent [0] \le \text{bit reg [bit reg wr pos } -8];
    end
end
// ACK counter controller
always @(posedge clk i) begin
    if (rst_i)
        ack counter <= 0;
    // If we are currently sending something, and recieves an ACK.
    else if (ack i = 1 && is sending) begin
        // Unless we just sent the padding for OxFF.
        if (data to be sent != 8'hff) begin
```

```
// Decrease the number of ACKs left to recieve.
               ack_counter <= ack_counter - 1;
           \mathbf{end}
       // If we just recieved the start command.
       end else if (recieved_set_bit) begin
           // Determine number of ACKs to recieve depending on data length.
           if (bit reg wr pos > 15)
               ack counter <= 2;
           else if (bit reg wr pos > 7)
               ack counter <= 1;
       end
   end
   // Memory write signal
   always @(posedge clk i) begin
       if (rst i) begin
           is sending \leq 0;
       end else if (~ack i && ack counter > 0) begin
           is sending \ll 1;
       end else begin
           is\_sending <= 0;
       end
   end
   // Stall controller
   always @(posedge clk_i) begin
       if (rst i) begin
           next\_stall <= 0;
       // If we just have recieved the start signal, begin to stall.
       end else if (set bit op i = 1 | recieved set bit = 1) begin
           next stall \ll 1;
       // If we have recieved the required number of ACK-signals, end stall.
       end else if (ack_counter == 0) begin
           next stall \ll 0;
       end
   end
   always comb begin
       stall = next stall | set bit op i;
   end
endmodule
// Local Variables:
// End:
```