
LAPORAN FINAL PROJECT PERANCANGAN KOMPONEN TERPROGRAM



Disusun Oleh:

Muhammad Hafidzh 5022221069

Dosen Mata Kuliah:

Dr. Rudy Dikairono, S.T., M.T.


Departemen Teknik Elektro
Fakultas Teknologi Elektro dan Informatika Cerdas
Institut Teknologi Sepuluh Nopember

Langkah


Langkah pertama dalam pengerjaan final project ini adalah melakukan sampling sinyal ADC dari function generator ke FPGA, menggunakan modul Qsys bernama hello_adc. Data hasil sampling berupa sinyal digital dengan resolusi 12-bit. Selanjutnya, data tersebut difilter menggunakan FIR low-pass filter, di mana koefisien filter telah dihitung sebelumnya menggunakan MATLAB. Setelah itu, data hasil filter kemudian dikirimkan secara paralel dalam format 12-bit ke Arduino Due. Pada Arduino Due, data digital tersebut dibaca dan diubah kembali menjadi sinyal analog melalui pin DAC untuk output.

Hasil


Plot Respon Frekuensi pada matlab [n,fo,ao,w] = firpmord([860 1400],[1 0],[0.001 0.01],10000); b = firpm(n,fo,ao,w); freqz(b,1,[],10000)



Rangkaian



Hasil Filter dan DAC









VHDL

Top Level

```
Figure 1 of 10 per 1 of 10 per
```

```
FIR_Filter_Instance : FIR_Filte
             ata_out > interes_out

$\frac{1}{2}$ (200) or filtered_data(1);

$\frac{1}{2}$ (2010) or filtered_data(1);

$\frac{1}{2}$ (2010) or filtered_data(2);

$\frac{1}{2}$ (2010) or filtered_data(2);

$\frac{1}{2}$ (2010) or filtered_data(2);

$\frac{1}{2}$ (2010) or filtered_data(2);

$\frac{1}{2}$ (2010) or filtered_data(3);

$\frac{1}{2}$ (2010) or filtered_data(3);
     library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
                        Date.
);
Port (
clk : in STD_LOGIC;
reset : in STD_LOGIC;
data_in : in signed(DATA_MIDTH-1 downto 0);
data_out : out signed(DATA_MIDTH-1 downto 0)
architecture Behavioral of FIR_Filter is

type coeff_array is array (0 to 48) of signed(DATA_MIDTH-1 downto 0);

type coeff_array is array (0 to 48) of signed(DATA_MIDTH-21 downto 0);

type coeff_array is array (0 to 48) of signed(DATA_MIDTH-21 downto 0);

constant C: coeff_array: (

to.signed(2, DATA_MIDTH), to_signed(5, DATA_MIDTH), to_signed(-2, DATA_MIDTH), to_signed(0, DATA_MIDTH), to_signed(0, DATA_MIDTH), to_signed(0, DATA_MIDTH), to_signed(0, DATA_MIDTH), to_signed(0, DATA_MIDTH), to_signed(1, DATA_MIDTH), to_signed(2, DATA_MIDTH)), to_signed(2, DATA_MIDTH), to_signed(2, DATA_MIDTH)), to_signed(2, DATA_MIDTH), to_signed(2, DATA_MIDTH)), to_signed(3, DATA_MIDTH)), to_signed(3, DATA_MIDTH)), to_signed(3, DATA_MIDTH)
                                   signal shift_reg : coeff_array := (others => (others => '0'));
signal mult : coeff_array1;
signal acc : signed[DATA_WIDTH*2 downto 0) := (others => '0');
                                           process(clk, reset)
                                                                              if reset = '1' then
    for i in 1 to 48 loop
        shift_reg(i) <= (others => '0');
                                                                      shirt_reg(s)
end loop;
data_out <= (others => '0');
elsif rising_edge(clk) then
for i in 48 downto 1 loop
shift_reg(i) <= shift_reg(i-1);</pre>
                                                                                                                 shift_reg(0) <= data_in;</pre>
                                                                                                                                                                                                       0 to 48 loo
                                                                                                                                                    mult(i) <= shift_reg(i) * C(i);</pre>
                                                                                                              | mult(i) <= shift_reg(i) * C(i);
end loop;
acc <= (resize(mult(0), 25) + resize(mult(1), 25) + resize(mult(2), 25) + resize(mult(3), 25) +
resize(mult(4), 25) + resize(mult(5), 25) + resize(mult(6), 25) + resize(mult(7), 25) +
resize(mult(4), 25) + resize(mult(3), 25) + resize(mult(10), 25) + resize(mult(11), 25) +
resize(mult(12), 25) + resize(mult(13), 25) + resize(mult(14), 25) + resize(mult(15), 25) +
resize(mult(20), 25) + resize(mult(21), 25) + resize(mult(22), 25) + resize(mult(23), 25) +
resize(mult(24), 25) + resize(mult(21), 25) + resize(mult(22), 25) + resize(mult(23), 25) +
resize(mult(24), 25) + resize(mult(23), 25) + resize(mult(24), 25) + resize(mult(32), 25) +
resize(mult(32), 25) + resize(mult(33), 25) + resize(mult(34), 25) + resize(mult(35), 25) +
resize(mult(36), 25) + resize(mult(31), 25) +
resize(mult(36), 25) + resize(mult(31), 25) + resize(mult(34), 25) + resize(mult(34), 25) +
resize(mult(34), 25) + resize(mult(34), 25) + resize(mult(34), 25) + resize(mult(34), 25) +
resize(mult(34), 25) + resize(mult(35), 25) + resize(mult(34), 25) +
resize(mult(34), 25) + resize(mult(35), 25) + resize(mult(34), 25) +
resize(mult(34), 25) + resize(mult(35), 25) + resize(mult(34), 25) +
resize(mult(34), 25) + resize(mult(35), 25) + resize(mult(34), 25) +
resize(mult(34), 25) + resize(mult(35), 25) + resize(mult(34), 25) +
resize(mult(34), 25) + resize(mult(35), 25) + resize(mult(34), 25) +
resize(mult(34), 25) + resize(mult(35), 25) + resize(mult(34), 25) +
resize(mult(34), 25) + resize(mult(35), 25) + resize(mult(36), 25) +
resize(mult(34), 25) + resize(mult(35), 25) + resize(mult(36), 25) +
resize(mult(36), 25) + resize(mult(36), 25) +
resize(mult(36), 25) + resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
resize(mult(36), 25) +
res
                                                                                                                 data out <= acc(DATA WIDTH-1 downto 0):
                        end if;
end process;
ad Behavioral;
```

Arduino

Analisa

VHDL di atas merupakan implementasi dari sebuah Finite Impulse Response (FIR) lowpass filter digital dengan arsitektur berbasis shift register. Filter ini menerima masukan berupa data digital 12-bit dan menghasilkan keluaran yang juga berupa data 12-bit yang telah difilter. Koefisien filter yang telah didapatkan dari perhitungan matlab terdapat 49 orde. Setiap koefisien dalam array C merepresentasikan bobot yang digunakan untuk mengalikan data input yang tersimpan dalam shift register. Pada bagian top_level, clock yang digunakan untuk filter ialah clock yang telah dibagi yakni menjadi 10KHz, dimana harus sesuai dengan frekuensi sampling saat menghitung koefisien filter pada matlab.

Proses filter dimulai dengan reset awal, di mana seluruh register geser (shift_reg) diinisialisasi dengan nilai nol. Selanjutnya, saat sinyal clk mengalami rising edge, data input terbaru akan dimasukkan ke posisi paling awal dari register geser, sementara data lainnya digeser ke posisi berikutnya. Dengan cara ini, data input yang lebih lama secara bertahap bergerak ke ujung register. Proses ini menciptakan sebuah buffer yang menyimpan data input terbaru hingga data input yang telah diterima pada 48 siklus sebelumnya. Setelah data terbaru dimasukkan ke register, setiap nilai dalam register dikalikan dengan koefisien filter masing-masing menggunakan operasi perkalian. Hasil dari semua perkalian ini disimpan dalam array mult. Untuk mendapatkan hasil filter, semua nilai hasil perkalian dijumlahkan dalam sinyal akumulator (acc) setelah di-resize ke panjang data yang lebih besar untuk mencegah overflow. Akumulator ini membagi hasil penjumlahan dengan konstanta 1000 untuk mengatur skala keluaran. Hasil akhir dari proses ini adalah nilai keluaran filter (data_out), yang diambil dari bit paling signifikan hingga bit paling tidak signifikan sesuai dengan lebar data yang didefinisikan.

Pada sisi Arduino, data digital hasil filter diterima dalam format paralel 12-bit dari FPGA melalui pin digital dan dikonversi menjadi sinyal analog menggunakan DAC internal. Proses ini dimulai dengan mengatur setiap pin sebagai input dan menginisialisasi resolusi DAC sebesar 12-bit. Data paralel dibaca bit-per-bit, disusun menjadi nilai 12-bit, dan dikeluarkan sebagai sinyal analog pada pin DAC1.