Universidade Federal do Rio Grande do Norte Instituto Metrópole Digital

Disciplina:

Organização e Arquitetura de Computadores

Professor:

Márcio Kreutz

Projeto:

Processador RISC

Alunos:

Artur Maricato Curinga Vinicius Campos Tinoco Ribeiro Vitor Rodrigues Greati

Sumário

1	Dec	cisões de projeto	2		
	1.1	Palavra de instrução	2		
	1.2	Conjunto de instruções	2		
	1.3	Modos de endereçamento	3		
	1.4	Memórias	3		
	1.5	Pipeline	3		
	1.6	Barramentos	3		
2	Diagramas 4				
	2.1	Parte operativa	4		
	2.2	Parte de controle	4		
3	Implementação				
	3.1	Testes	6		
	3.2	Resultados	7		
4	Cor	nclusões	9		

1 Decisões de projeto

Esta seção apresenta as principais decisões que guiaram a implementação do processador. Para o programador, as Seções 1.1 e 1.2 são as mais úteis em termos de referência da linguagem.

Vale salientar que as decisões foram tomadas visando-se a simplicidade de se implementar o processador. É de pleno conhecimento do grupo que o acréscimo de outras instruções poderiam simplificar o uso e ainda manter os princípios RISC.

1.1 Palavra de instrução

A palavra de instrução deste processador consiste de **31 bits** com a seguinte distribuição:

- 4 bits OPCODE
- 9 bits Operando Destino (D)
- 9 bits Operando Fonte 1 (F1)
- 9 bits Operando Fonte 2 (F2)

A programação consiste na listagem de instruções no formato:

OPCODE	OD	F1	F2
4 bits	9 bits	9 bits	9 bits

1.2 Conjunto de instruções

A Tabela 1.2 lista todas as instruções disponíveis para o programador:

Instrução	Ação	Exemplo
AND	$D \leftarrow F1\&F2$	AND 1 2 3
OR	$D \leftarrow F1 F2$	OR 1 2 3
XOR	$D \leftarrow F1 \wedge F2$	XOR 1 2 3
NOT	$D \leftarrow \bar{F1}$	NOT 1 2
CMP	Z = 1, se $F1 == F2$; $N = 1$, se $F1 < F2$; $R[OD] =$	CMP 1 2 3
	0, se F1 < F2; R[OD] = 1, se F1 == F2, R[OD] = 1	
	2, se $F1 > F2$	
ADD	$R[D] \leftarrow F1 + F2$	ADD 1 2 3
SUB	$R[D] \leftarrow F1 - F2$	SUB 1 2 3
LD	$R[D] \leftarrow MEM[F1]$	LD 1 2
ST	$MEM[D] \leftarrow R[F1]$	ST 1 2
J	$CP \leftarrow F1$	J 23
JN	$CP \leftarrow F1 \text{ if } N == 1$	JN 23
JZ	$CP \leftarrow F1 \text{ if } Z == 1$	JZ 23
LRI	$R[D] \leftarrow F1$	LRI 1 27

Tabela 1: Conjunto de instruções.

Por exemplo, um programa simples para realizar a soma 2+4 e armazenar o resultado na posição 1 da memória é:

LRI 1 2 LRI 2 4 ADD 3 1 2 ST 1 3

1.3 Modos de endereçamento

Permitem-se três modos de endereçamento:

Direto É fornecido o endereço da memória de dados que se deseja manipular. Apenas instruções **LD** e **ST** podem referenciar diretamente a memória.

Registrador direto É fornecido o endereço do registrador com que se deseja trabalhar.

Registrador imediato É fornecido o endereço do registrador e um valor imediato a ser inserido nele.

1.4 Memórias

Registradores Há 32 registradores disponíveis com palavras de 32 bits.

Memória de instruções 256 palavras de 32 bits.

Memória de dados 512 palavras de 32 bits.

1.5 Pipeline

O pipeline trabalhará com apenas dois estágios, entre a busca e a execução das instruções. Ou seja, à medida que executa, já a próxima instrução, deixando-a pronta para ser carregada no registrador de pipeline. Em termos de organização, possui um registrador a mais entre o decodificador e a parte operativa, o qual armazena cada parte da palavra de instrução.

Os únicos conflitos tratados estão relacionados às instruções de *jump*, J, JN, JZ. A estratégia implementada é a mais simples possível: considera-se que sempre haverá problemas, ignorando, portanto, a instrução carregada paralelamente.

1.6 Barramentos

Controle Transmite os sinais de controle para a parte operativa;

Dados Transmite as palavras de dados de 32 bits;

Endereços Transmite os endereços utilizados nas leituras e escritas em memória, com largura de 8 bits.

2 Diagramas

2.1 Parte operativa

O diagrama abaixo mostra os componentes e as conexões envolvidas na parte operativa do processador. Demais entradas sem conexões se referem aos sinais de controle, cujos fios foram emitidos para facilitar a visualização.




Figura 1: Diagrama de blocos da parte operativa.

2.2 Parte de controle

A parte de controle consiste em um bloco que recebe a palavra de instrução decodificada e utiliza uma máquina de estados para gerar os sinais de controle adequados a cada microinstrução. O diagrama de estados está abaixo representado:




Figura 2: Diagrama de estados da parte de controle.

A tabela abaixo descreve o que ocorre em cada estado:

Estado	Ações
0	Prepara para escrever a instrução no barramento.
1	Prepara para escrever a instrução no RI.
2	Caso o pipeline não seja reiniciado, prepara para escrever no re-
	gistrador de pipeline. Caso seja, envia para o estado 0.
3	Desabilita escrita no pipeline, prepara nova instrução para o bar-
	ramento do RI (pipelining).
4	Prepara a execução da instrução de fato e a escrita no RI da
	próxima instrução (pipelining).
6	Desabilita sinais após a execucação da ULA.
7	Desabilita sinais após a escrita na memória.
8	Desabilita escrita no CP e envia para o estado 2, para reiniciar o
	processo.
9	Desabilita sinais após guardar os resultados no banco de registra-
	dores.
10	Prepara execução da operação de LD.

3 Implementação

O processador foi implementado por meio da biblioteca SystemC, versão 2.3.1. Cada módulo do diagrama de blocos foi implementado separadamente, de forma a manter uma boa organização do projeto.

Nos arquivos que acompanham este documento, está o *script* compile.sh necessário para se compilar o processador. Para algumas máquinas, talvez seja preciso editar a linha de compilação, pois são utilizadas variáveis de sistema que podem ser alteradas dependendo do método de instalação da biblioteca¹. Note que o arquivo a ser compilado é o processor_run.cpp.

Uma vez compilado, basta executar o arquivo resultante passando como argumento um arquivo contendo o algoritmo.

3.1 Testes

Para testar o funcionamento do processador e do pipeline, os seguintes algoritmos foram utilizados:

3x6 Realiza a multiplicação 3×6 e armazena na memória:

Fib(10) Computa o décimo elemento da sequência de Fibonacci e o armazena na memória:

¹Seguimos a instalação contida em http://chaitulabs.blogspot.com.br/2014/05/systemc-231-installation-in-ubuntu.html.

Logic Realiza todas as operações lógicas possíveis com o processador em operandos advindos da memória de dados:

```
LRI 0 2

LRI 1 3

ST 0 0

ST 1 1

LD 2 0

LD 3 1

ADD 4 3 2

SUB 5 4 3

AND 6 1 2

OR 7 1 2

XOR 8 1 2

NOT 9 1
```

Além disso, testou-se cada instrução separadamente, em busca do número de ciclos que cada uma leva. Manteve-se o número de ciclos necessários para se detectar a parada do programa.

3.2 Resultados

Nos testes individuais das instruções, os resultados foram os seguintes:

Instrução	Ciclos
AND	9
OR	9
XOR	9
NOT	9
CMP	9
ADD	9
SUB	9
LD	9
ST	9
J	11
JN	11
JZ	11
LRI	9

Tabela 2: Ciclos para cada instrução.

Graças ao pipeline, esse número diferiu para as instruções de jump, pois ele foi limpo, e a instrução de parada precisou ser processada desde o estágio 0.

A ação do pipeline foi também demonstrada por meio do cálculo de ciclos necessários para se executar cada um dos três programas listados na seção anterior. A tabela abaixo apresenta os resultados alcançados:

Algoritmo	Ciclos sem pipeline	Ciclos com pipeline
3x6	149	115
Fib(10)	492	374
Logic	82	58

Tabela 3: Resultados de execução dos algoritmos de teste.

Quanto à corretude, todas as operações culminaram nos resultados esperados.

4 Conclusões

Ao final do projeto, concebeu-se um processador RISC muito simples, com instruções lógico-aritméticas, de controle e de movimentação de dados. O pipeline também foi orientado à simplicidade, contendo apenas um estágio, localizado entre a busca da instrução e a execução, e sempre sendo esvaziado quando diante de uma instrução de *jump*. Ainda assim, os resultados mostram uma redução notável no número de ciclos. Certamente, o grupo tem consciência de que a implementação de mais estágios aumentaria consideravelmente a eficiência do processador.

Em termos de aprendizado, este trabalho proporcionou um melhor entendimento quanto ao que foi ensinado durante a disciplina. Criar um processador desde as decisões de projeto foi importante para que se compreendesse o valor de um bom planejamento para guiar o desenvolvimento da descrição de *hardware* e obter os resultados desejados nas simulações. Além disso, a opção pelo SystemC permitiu que fossem incorporadas novas técnicas, somadas às adquiridas com VHDL na disciplina de Circuitos Lógicos (2016.1).