# Лабораторная работа №3. Арифметическая обработка данных

Цель работы:

- изучение способов представления числовых данных в микроконтроллерах,
- изучение двоичных арифметических операций,
- программирование арифметических процедур.

#### Введение

# Представление двоичных чисел в микроконтроллерах

При обработке числовой информации в микроконтроллерах обычно полагают, что целые числа имеют формат с фиксированной точкой справа  $-D = d_{n-1}d_{n-2}...d_1d_0$ , дробные числа меньше 1 имеют формат с точкой слева  $-D = d_{-1}d_{-2}...d_{-(n-1)}d_{-n}$ , где n — число разрядов, равное 8 или 16. Обрабатываемые числа могут быть числа со знаком и числа без знака.

При целочисленном представлении разряд  $d_0$  – младший разряд числа с весом  $2^0$ , старший разряд  $d_{n-1}$  используется для представления знака (0 – положительный, 1 – отрицательный). Старший цифровой разряд – разряд  $d_{n-2}$  с весом  $2^{n-2}$ . При обработке чисел без знака разряд  $d_{n-1}$  является цифровым с весом  $2^{n-1}$ .

<u>Пример 1.</u> Число со знаком A=+15 в 8-разрядном формате изображается в прямом коде как  $[A]_{np}=00001111$ . Прямой код числа A=-112 представляет  $[A]_{np}=11110000$ .

Дробь без знака имеет старший цифровой разряд  $d_{-1}$  с весом  $2^{-1}$ . Для дробных чисел со знаком разряд  $d_{-1}$  отводится под знак, старший цифровой разряд в этом случае  $-d_{-2}$  с весом  $2^{-1}$ .

Отрицательные числа, как целые так и дробные, обычно представляют в виде дополнений до основания системы счисления. Для двоичных целых чисел это будет дополнение до  $2^n$ , для дробных – дополнение до двух.

<u>Пример 2.</u> Дополнительный код числа A=-112 изображается как  $[A]_{доп}=2^8$  - |A|=10010000.

В общем случае дополнение любого целого n-разрядного числа D до основания b системы счисления можно получить путем вычитания D из  $b^n$ . Если D находится в пределах от 1 до  $b^n$  –1, то при вычитании получается другое число в тех же пределах. Если D=0, то результат вычитания равен  $b^n$  и имеет вид 100...0 при общем числе разрядов, равном (n+1). Отбросив цифру старшего разряда, получим 0. Следовательно, в системе представления чисел дополнением до основания системы счисления существует только одно представление 0. В системе, где отрицательные числа представлены в дополнительном коде, число является положительным, если значение старшего разряда  $d_{n-1}$  = 0, и отрицательным, если  $d_{n-1}$  = 1.

Десятичный эквивалент двоичного числа, представленного дополнительным кодом, вычисляется так же, как и для числа без знака, за исключением того, что вес старшего разряда равен  $-2^{(n-1)}$ , а не  $+2^{(n-1)}$ . Представляемые числа находятся в диапазоне от  $-2^{(n-1)}$  до  $+2^{(n-1)}-1$ .

<u>Пример 3:</u> а) наибольшее отрицательное двоичное 8-разрядное число в дополнительном коде  $[A]_{\text{доп}} = 100000000 = -128;$ 

- б) наименьшее отрицательное двоичное 8-разрядное число в дополнительном коде  $[A]_{доп} = 111111111 = -1;$
- в) число -17, представленное в дополнительном коде равно [A]<sub>доп</sub> = 111011111.

Для дробных чисел: дробь положительна, если разряд  $d_{-1} = 0$ , и отрицательна, если  $d_{-1} = 1$ . Диапазон дробных чисел: от -1 до  $+(1-2^{-n+1})$ .

### Сложение и вычитание чисел в дополнительном коде

Графически 8–разрядные двоичные (2-разрядные шестнадцатеричные) числа со знаком в дополнительном коде показаны на рис.1.1,а позициями (внутри круга указаны десятичные значения, снаружи – их шестнадцатеричные изображения). Сложение с положительным числом N легко интерпретировать, перемещая указатель по ходу часовой стрелки на N позиций; вычитание - против хода часовой стрелки или перемещая по ходу часовой стрелке на (256-N) позиций, что равносильно замене вычитания сложением с дополнением числа до  $2^8 = 256$ . Если при сложении (или вычитании) получают результат, который выходит за пределы диапазона (от -128 до +127), фиксируется переполнение.




Рис.1. Круговые диаграммы:

а) для чисел со знаком в диапазоне  $-128 \div + 127$ , б) для чисел без знака в диапазоне  $0 \div 255$ 

Правило выявления переполнения. При сложении переполнение возникает только в том случае, если слагаемые имеют одинаковые знаки, а знак суммы отличается от знака слагаемых. При вычитании переполнение происходит, если операнды (уменьшаемое и вычитаемое) имеют разные знаки, а знак разности отличается от знака уменьшаемого.

Правило переполнения можно сформулировать иначе, используя понятие переносов, возникающих при сложении двоичных кодов. Переполнение V (или OV) возникает, если значения

переносов в знаковый разряд  $p_7$  и из знакового разряда  $p_8$  различны ( $V = p_8 \oplus p_7$ ). Из анализа рис. 1,а следует, что переполнение при сложении возникает, если указатель перейдет условную границу (УГ) между позициями +127 и -128. А поскольку операция вычитания в процессоре сводится к операции сложения уменьшаемого с вычитаемым (без учета знаков операндов), представленным дополнением (A - B = A + [-B]don), то правило выявления переполнения ( $V = p_8 \oplus p_7$ ) остаётся таким же, как при операции сложения. В графической интерпретации на рис.1,а переполнение возникает при вычитании, если указатель пересекает условную границу между позициями -128 и +127.

Пример 4. Даны два числа со знаком: [A]доп =  $1001\ 0100\ u\ B = 0111\ 0001$ .

Найти сумму (A+B) и разность (A – B). Определить значение флага переполнения V.

а) Сумма 
$$A+B$$
:  $1001\ 0100$  б) Разность  $A-B$ :  $1001\ 0100$   $+\ 0111\ 0001$   $1$   $1\ 0000\ 0101$   $1\ 0010\ 0011$   $1\ 0010\ 0$ 

Заметим, что числа со знаком в дополнительном коде складываются и вычитаются так же, как числа без знака той же длины. Поэтому при сложении (вычитании) чисел со знаком и чисел без знака используется одна и та же команда сложения (вычитания). Различие заключается лишь в том, что результаты интерпретируются по-разному в зависимости от того, какими числами оперирует пользователь: числами со знаком (от –128 до +127) или без знака (от 0 до 255).

На рис. 1,6 представлены 8-разрядные двоичные (2-разрядные шестнадцатеричные) числа без знака и их десятичные представления. Видно, что двоичные кодовые комбинации занимают те же позиции, что и на рис. 1,а, а сложение и вычитание можно осуществить, перемещая указатель на N позиций в том или ином направлении. При сложении чисел без знака результат выходит за пределы диапазона представления при пересечении условной границы между 255 и 0. В этом случае говорят о возникновении переноса из старшего разряда p8, а признак результата операции сложения представляют переносом C = p8=1. При вычитании чисел без знака результат выходит за пределы диапазона при пересечении границы между 0 и 255. В этом случае возникает заём, а разность получается в дополнительном коде. Но так как вычитание N можно заменить сложением с дополнительным кодом числа N, равным (256–N), то из диаграммы видно, что заём возникает без образования переноса из старшего разряда (p8=0). Тот же вывод следует при выполнении операции в машинном коде.

Действительно, вычитая из шестнадцатеричного числа A = \$05 число B = \$07, имеем:

$$A - B = A + [-B]$$
доп =  $\$05 - \$07 = \$05 + \$F9 = \$FE = -2$ 

Машинного переноса (при сложении двоичных кодов) из старшего разряда  $p_8$  нет ( $p_8 = 0$ ). При этом признак результата операции C представляют заёмом ( $C = /p_8 = 1$ ), определяемый по отсутствию переноса при выполнении операции вычитания.

И наоборот, вычитая из \$07 число \$05, имеем:

$$A - B = A + [-B]$$
доп = \$07-\$05 = \$07 + \$FB = \$102 = \$100 (перенос) + \$02 или в двоичном коде: 0000 0111 + 
$$\frac{1111\ 1011}{1\ 0000\ 0010}$$

Перенос  $p_8 = 1$ , что при вычитании соответствует отсутствию признака заёма ( $C = /p_8 = 0$ ).

Сказанное необходимо учитывать при обработке операндов двойной длины, например 16-разрядных операндов в 8- разрядном процессоре.

### Умножение чисел без знака

В практике программирования микроконтроллеров для выполнения операции умножения  $C=A\times B$  часто используют методы умножения путем сложения ряда частичных произведений  $C=\sum 2^iAb_i$ , где  $b_i$  - значение разряда множителя (i=0,1,...n-1). Один из алгоритмов умножения, начиная с младших разрядов множителя, со сдвигом вправо суммы частичных произведений приведен на рис. 2.




Рис. 2. Схема алгоритма умножения, начиная с младших разрядов множителя

Этот алгоритм может быть использован для получения произведения двух двоичных чисел без знака. Количество итераций умножения n определяется числом разрядов множителя. Поскольку в процессе умножения на каждой итерации осуществляется сдвиг множителя B на один разряд вправо, на место освобождаемого разряда можно записать выталкиваемый при сдвиге вправо разряд произведения C. Таким образом, 2n-разрядное произведение можно получить, объединив содержимое n-разрядного регистра, в котором формируется старшая часть произведения, и регистра B, в котором после выполнения умножения окажется младшая часть произведения.

Для умножения 2-байтовых сомножителей A (AH:AL) и B (BH:BL) примем во внимание:

$$A \times B = (2^8 A H + A L) (2^8 B H + B L) = (A L \times B L) + (2^8 A H \times B L) + (2^8 A L \times B H) + (2^{16} A H \times B H).$$

Из этого следует, что алгоритм умножения можно представить как последовательность из 4 однобайтовых операций умножений  $AL \times BL$ ,  $AH \times BL$ ,  $AL \times BH$ ,  $AH \times BH$  с последующим суммированием взвешенных частичных произведений. Микроконтроллеры MCS-51, а также ряд

моделей AVR имеют в системе команд операции перемножения байтов, что упрощает программирование алгоритмов умножения длинных операндов.

### Деление целых чисел

Для типичного алгоритма целочисленного деления C = A/B делимым является двойное слово AH:AL (два байта), а делителем — одинарное B (один байт); частное C и остаток получают в виде одинарных слов. При выполнении деления необходимо исключить возможность деления на 0. Если для представления частного потребуется более одного слова, то фиксируется переполнение. Перед выполнением деления необходимо проверить условие — делитель должен быть больше старшего слова делимого (B > AH).

При делении целых чисел можно использовать алгоритм деления без восстановления остатка и алгоритм с восстановлением остатка.

Схема алгоритма с восстановление остатка приведена на рис. 3. Алгоритм деления представляет собой итерационную процедуру. На каждой итерации сначала удваивается делимое (на первой итерации) или остаток (на всех последующих) путем сдвига влево на один разряд, затем вычитается делитель и определяется цифра частного по знаку разности. Если разность положительная, определяемая на данной итерации цифра частного  $c_i = 1$ , если разность отрицательная, цифра частного  $c_i = 0$ . Восстановление остатка выполняется путем сложения делителя с остатком после вычитания на текущей итерации деления. Деление выполняется до получения всех цифр частного.




Рис. 3. Схема алгоритма деления с восстановлением остатка

Алгоритм деления без восстановления остатка представляет собой итерационную процедуру, на каждой итерации которой производится либо вычитание делителя B, заменяемое сложением с дополнительным кодом  $[-B]_{\text{доп}}$ , либо прибавление B, в зависимости от знака остатка, полученного на предыдущей итерации деления. Если полученный остаток больше или равен 0, при очередной итерации деления производится вычитание B; если остаток меньше 0 — прибавление B. Перед каждым вычитанием (или сложением) остаток удваивается путем сдвига влево. На начальной итерации деления делимое сдвигается на один разряд влево.

Деление чисел со знаком можно выполнить разными способами. Если исходные операнды заданы в прямых кодах, то путем сложения по модулю 2 знаковых разрядов можно определить знак частного. Модули делимого и делителя можно разделить, используя один из вышеописанных алгоритмов. Для выяснения переполнения необходимо выполнить пробное вычитание  $A-2^{(n-1)}$  B, резервируя один разряд n-разрядного частного для знака.

Ниже приведен пример деления 16-разрядного числа A на 8-разрядное число B с восстановлением остатка.

A = 1024 = 00000100.000000000B = 10 = 00001010,  $-B = [-10]_{\text{доп}} = 11110110,$  $C = c_7 c_6 c_5 c_4 c_3 c_2 c_1 c_0$  – частное, х – бит, свободно определяемый при сдвиге. 00000100.00000000 делимое A (AH.AL) 11110110 пробное вычитание В 11111010 так как разность меньше 0, переполнения нет + 00001000.0000000x сдвиг A влево 11110110 вычитание B11111110 1-й остаток меньше 0, разряд частного  $c_7 = 0$ 00010000.0000000xx сдвиг влево восстановленного АН 11110110 вычитание B00000110 2-й остаток больше 0, разряд частного  $c_6 = 1$ 00001100.00000xxx сдвиг остатка 11110110 вычитание B00000010 3-й остаток,  $c_5 = 1$ 00000100.0000xxxxсдвиг остатка 11110110 вычитание B11111010 4-й остаток,  $c_4 = 0$ 00001000.000xxxxx сдвиг восстановленного АН 11110110 вычитание В 11111110 5-й остаток,  $c_3 = 0$ 00010000.00xxxxxx сдвиг восстановленного АН 11110110 вычитание B00000110 6-й остаток,  $c_2 = 1$ 00001100.0xxxxxx сдвиг остатка 11110110 вычитание В 00000010 7-й остаток,  $c_1 = 1$ 00000100.xxxxxxx сдвиг остатка + 11110110 вычитание B11111010 8-й остаток,  $c_0 = 0$ + 11111010 прибавление В 00001010 00000100 восстановлен остаток AH = 4C = 01100110 = 102

# Практическая часть

### Программирование арифметических операций

**Задание 1.** Изучить программу для исследования арифметических операций в стартовом наборе STK500, приведенную ниже.

Программой предусмотрен ввод кода операции, 8- и 16- разрядных операндов, выполнение заданной операции и показ результатов.

В стартовом наборе STK500 всего восемь кнопок общего назначения (SW7...SW0). При тестировании арифметических операций эти кнопки используются следующим образом: кнопки SW0...SW2 - для ввода младшего (AL) и старшего байта (AH) первого операнда и одного байта второго операнда (BL), SW3...SW6 – для выполнения операций сложения, вычитания, умножения и деления, SW7 – для просмотра.

### Программа 3.1

```
;Программа тестирования в STK500 двоичных арифметических операций
; сложения, вычитания, умножения, деления
;Порт PD - порт управления для выбора операндов и операций
;Порт РВ - порт индикации исходных операндов и результатов операции
;Соединения шлейфами: порт PB-LED, порт PD-SW
.include "m8515def.inc"; файл определений для ATmega8515
;назначение входов порта PD
                   ;кнопка выбора операнда ор AL
.equ SW op AL = 0
.equ SW_op_AH = 1 ;кнопка выбора операнда ор_АН
.equ SW op BL = 2
                   ;кнопка выбора операнда ор BL
.equ SW ADD = 3
                   ;кнопка операции сложения res=op AL+op BL
.equ SW SUB = 4
                   ;кнопка операции вычитания res=op AL-op BL
.equ SW MUL = 5
                   ;кнопка операции умножения shov.res=op AL x op BL
.equ SW DIV = 6
                   ;кнопка операции деления res=op AH.op AL/op BL
.equ SW SHOW = 7
                    ;кнопка для просмотра признаков сложения-вычитания,
                    ; старшего байта произведения или остатка при делении
.def op AL = r16
                    ;1-й операнд АL
.def op AH = r17
                    ;старший байт делимого АН
.def op BL = r18
                    ;2-й операнд BL
.def res = r1
                    ;результат операции (сумма, разность,
                    ; младший байт произведения или частное)
.def show = r31
                    ; регистр признаков сложения-вычитания,
                    ; старшего байта произведения или остатка при делении
.def mul l = r21
                    ;младший байт произведения
.def mul h = r22
                    ;старший байт произведения
```

```
.def copy AH = r23
                      ; копия старшего байта делимого
.def copy AL = r24
                      ;копия младшего байта делимого
.def copy BL = r25
                      ;копия множителя
.def temp = r26
                      ;временный регистр
.def sw reg = r27
                      ; регистр состояния кнопок
.def count = r28
                      ;число операндов в таблице операндов
.def c bit = r29
                      ; счетчик циклов умножения (деления)
.def temp = r30
.macro vvod
                       ;ввод операнда
                      ; считывание байта из flash-памяти в r0
     lpm
     mov @0,r0
                      ; и пересылка в регистр операнда
     mov res, r0
     adiw zl, 1
                             ; увеличение указателя адреса на 1
     dec count
     brne exit
     ldi ZL,low(tabl op*2) ;перезагрузка начала таблицы операндов
      ldi ZH, high (tabl op*2) ; в регистр Z
      ldi count, 10
                            ;число заданных операндов в таблице 10
exit: nop
.endmacro
.org $000
;Инициализация стека, портов, адресного регистра Z
      ldi temp, low (RAMEND)
                                  ;установка
      out SPL, temp
                                   ; указателя стека
      ldi temp, high (RAMEND)
                                   ; на последнюю
      out SPH, temp
                                   ; ячейку ОЗУ
      ser temp
                                   ; настройка
     out DDRB, temp
                                   ; порта РВ
     out PORTB, temp
                                   ; на вывод
     clr temp
                                   ; настройка
     out DDRD, temp
                                   ; порта PD
      ser temp
                                   ; на
      out PORTD, temp
                                   ; ввод
      ldi ZL,low(tabl op*2)
                                  ;загрузка адреса таблицы операндов
      ldi ZH, high (tabl op*2)
                                  ; в регистр Z
      ldi count, 10
                                   ;число операндов 10
;Опрос кнопок и идентификация нажатой
LOOP: in sw reg, PIND
      sbrs sw reg,0
      rjmp f op AL
      sbrs sw reg,1
```

```
rjmp f op AH
     sbrs sw reg,2
     rjmp f op BL
     sbrs sw reg,3
     rjmp add bin
     sbrs sw reg,4
     rjmp sub bin
     sbrs sw_reg,5
     rjmp mul bin
     sbrs sw_reg,6
     rjmp div bin
     sbrc sw_reg,7
     rjmp loop
     mov res, show
     rjmp outled
;Выборка 1-го операнда из таблицы операндов
f op AL: vvod op AL
           rjmp outled
;Выборка старшего байта 1-го операнда (при делении)
f op AH:
          vvod op AH
           rjmp outled
;Выборка 2-го операнда
f op BL: vvod op BL
           rjmp outled
;Сложение 8-разрядных операндов
add bin: mov res, op AL
           add res, op BL
           in show, SREG ;выборка из регистра SREG
           rjmp outled
;Вычитание 8-разрядных операндов
sub bin:
          mov res, op AL
           sub res, op BL
           in show, SREG ;выборка из регистра SREG
           rjmp outled
;Умножение 8-разрядных операндов
mul_bin: clr mul l
                           ;очистка младшего
     clr mul h
                            ; и старшего байта произведения
     ldi c_bit,8
                            ;счетчик циклов
     mov copy BL, op BL
L1:
     clc
                            ;очистка флага С
     sbrc copy BL,0
                            ;проверка младшего бита множителя
```

```
add mul h,op AL
                           ;прибавление множимого AL
L2: ror mul h
                           ;сдвиг вправо
     ror mul l
                           ; 2-х байтов произведения
     lsr copy BL
                           ;сдвиг множителя вправо
L3: dec c bit
                           ; уменьшение счётчика циклов
     brne L1
                           ;если не 0, продолжаем умножение
     mov res, mul l
                           ;выводимые значения - младший
     mov show, mul h
                           ; и старший байты произведения
     rjmp outled
;Деление 16-разрядного числа на 8-разрядное
div bin: sbrc op AH,7 ; ошибки исходных данных
     rjmp error
     sbrc op BL,7
     rjmp error
     tst op BL
                        ;ошибка при делении на 0
     breq error
     ср ор_АН,ор_ВL ; ошибка при переполнении
     brge error
     clr res
                           ;обнуляем частное
     ldi c bit,8
                           ; число итераций
     mov copy AH, op AH
     mov copy_AL, op AL
L4:
     clc
     rol copy AL
                           ; СДВИГ
     rol copy AH
                           ; делимого
     lsl res
                           ;сдвиг частного влево
     sub copy_AH,op_BL ;вычитание делителя
     brcs recov
                           ;если остаток < 0, переход
     inc res
                           ; иначе добавить 1 в частное
     rjmp L5
recov: add copy AH, op BL ; восстановление остатка
L5: dec c bit
     brne L4
     mov show, сору АН ; пересылка остатка
     rjmp outled
error: clr show
                           ; сигнал об ошибке деления
     out PORTB, show
     rcall delay
     ser show
     out PORTB, show
     rjmp wait
```

```
outled: com res
     out portb, res
     rcall delay
wait: in sw reg, PIND
                          ;ждать, пока кнопка не отпущена
     com sw reg
     brne wait
      rjmp loop
; Задержка
DELAY: ldi r19,10
m1: ldi r20,250
m3: ldi r21,250
m2: dec r21
     brne m2
     dec r20
     brne m3
      dec r19
     brne m1
      ret
; Таблица операндов в шестнадцатеричном представлении
tabl op: .db 0xE5,0x10,0x1E,0xAA,0x6C,0xC7,0x1D,0xE2,0xD7,0x9B
```

Ввести в таблицу операндов в конце программы вместо приведенных в тексте 10 операндов из таблицы вариантов (табл.1).

Табл.1. Таблица вариантов программируемых операндов в шестнадцатеричном коде

№ вар.	Беззнаковые		Числовые операнды со знаком в дополнительном коде								
	ALo	BLo	$AL_1$	BL <sub>1</sub>	AL <sub>2</sub>	BL <sub>2</sub>	AL <sub>3</sub>	BL <sub>3</sub>	AL <sub>4</sub>	BL <sub>4</sub>	
1	0x9C	0xF0	0xF6	0x2A	0x 6F	0x5F	0x8A	0x5F	0xF6	0xB1	
2	0xA6	0xE4	0xE8	0x3B	0x7E	0x6D	0x4B	0x6B	0x56	0xA6	
3	0xB5	0xD7	0xD4	0xC4	0x8B	0x4B	0x6D	0x4E	0xA8	0x94	
4	0xC7	0xB6	0xC7	0x5D	0x9D	0x8A	0x0C	0x8A	0x69	0x7B	
5	0xD8	0xA5	0xB3	0x6E	0x4C	0x3C	0x9F	0x7D	0xB0	0xB8	
6	0xE4	0x96	0xA6	0x7F	0x5A	0x9E	0x2E	0x9C	0xDC	0xE9	
7	0xF3	0x8A	0x82	0x8D	0x3F	0x18	0x55	0xA8	0xCB	0xFD	
8	0x80	0x7B	0x70	0x9F	0x2E	0x8F	0x8F	0xC9	0x84	0x6E	
9	0x2F	0x5F	0x61	0x1C	0x1D	0xFB	0xB0	0xD4	0x9D	0x56	

10	0x7D	0x64	0x59	0xB9	0x9C	0xA5	0xAC	0xF6	0xAA	0x9B
11	0x6C	0xFE	0x7A	0xAA	0xFA	0xD6	0xE7	0xE4	0xC7	0xCF
12	0x5B	0xD4	0x9B	0xCE	0xAC	0xC8	0xF5	0x8B	0x5E	0xB4
13	0x4A	0xC8	0x8C	0xDB	0xB0	0xE9	0xC3	0x92	0x90	0xF8
14	0x3E	0xA5	0x6D	0xFA	0xC9	0xB1	0xE2	0x59	0x4B	0xE0

После загрузки программы в микроконтроллер проверить работу программы на плате, перебирая операнды таблицы с помощью кнопок SW0, SW2 и наблюдая выбираемые операнды в двоичном коде на светодиодной линейке.

#### Сложение/вычитание двоичных чисел

Задание 2. Выполнить ряд примеров на сложение и вычитание, выбирая операнды слагаемых AL и BL нажатием кнопок SW0 и SW2. Объяснить результаты операций при нажатиях кнопки SW3 (сложение) и SW4 (вычитание), рассматривая операнды как беззнаковые числа, затем как числа со знаком. В последнем случае загружаемые из таблицы операндов программы отрицательные числа, содержащие единицу в старшем разряде, следует рассматривать в дополнительном коде. Нажатие кнопки SW7 показывает признаки результата операции, формируемые в регистре SREG (табл.2): С – перенос при сложении (заем при вычитании), Z – признак нулевого результата, N – знак результата при операциях с числами со знаком, V – переполнение разрядной сетки, S=N⊕V – знак результата вне зависимости от переполнения, Н – межтетрадный перенос (заем).

Таблица 2. Байт признаков результата

№ разряда	7	6	5	4	3	2	1	0
Флаг	-	-	Н	S	V	N	Z	C

Результаты наблюдений (исходные операнды, результаты операций и признаки) привести в табл. 3 в двоичном ( $A_2$ ,  $B_2$ ) и десятичном ( $A_{10}$ , $B_{10}$ ) виде. При оценке результатов соблюдать типы обрабатываемых переменных (беззнаковые целые или целые со знаком).

Таблица 3. Результаты

Число A <sub>2</sub> /A <sub>10</sub>	Число B <sub>2</sub> /B <sub>10</sub>	A + B /	Признаки:
		A – B	HSVNZC
11000001/193	01111111/127	01000000 (64) /	1 0 1
Беззнаковое	Беззнаковое	01000010 (66)	1 0 0
11000001/-63	01111111/+127	01000000 (+64) /	100001

Со знаком	Со знаком	01000010 (+66)	111000

### Умножение и деление целых чисел

**Задание 3.** Выполнить ряд примеров умножения 8-разрядных двоичных чисел. Нажатие кнопки SW5 показывает младший байт произведения, SW7 — старший байт.

Задание 4. Выполнить деление беззнаковых чисел, 16-разрядного делимого на 8-разрядный делитель, с восстановлением остатка при условиях, что делитель не равен 0 и его значение не вызовет переполнения, а также делимое и делитель заданы с нулевыми значениями старших разрядов. Если деление невозможно, выводится предупреждение путем зажигания и гашения всех светодиодов. Нажатие кнопки SW6 показывает частное, SW7 – остаток.

Выполнить 2-3 примера на деление двоичных чисел, самостоятельно подбирая делимое и делитель. Подобрать пример с максимальными значениями делимого и делителя, при которых частное будет равно 1111 1111.

Запротоколировать деление 2-х операндов *по шагам* по образцу примера из описания алгоритма, контролируя на каждой итерации значения в регистрах делимого (остатка) *АН*, *АL* и частного *res*. Для этого в окне программы AVR Studio выставить контрольную точку останова перед циклическим участком программы (начиная с метки L4) для контроля состояний регистров после каждого цикла выполнения.

**Задание 5\*.** Заменить в программе операции двоичного сложения и вычитания процедурами 2-10 сложения (вычитания), воспользовавшись рекомендованной литературой. Проверить работу процедур на примерах.

### Оформление отчета

Отчет должен содержать:

- а) базовую программу и алгоритм работы программы, схемы используемых алгоритмов умножения и деления;
- б) протоколы выполнения всех операций сложения, вычитания, умножения и деления с расшифровкой двоичных результатов и признаками операций по образцу табл.3.

При защите уметь выполнять операции в машинном коде над заданными операндами и определять флаги (признаки) операций.

## Контрольные вопросы

- 1. Какие числа со знаком представлены кодами 0111 1111, 1000 0000, 1000 0001?
- 2. Какие беззнаковые числа представлены кодами 1000 0000, 1000 0001, 0111 1111?

- 3. Написать ряд примеров на сложение-вычитание двоичных чисел со знаком, представив отрицательные числа в дополнительном коде. Результаты перевести в 10-й вид. Определить признаки операций. Написать программы для проверки в AVR Studio 4.
- 4. Используя рекомендуемую литературу, написать программные процедуры для 2-10 сложения-вычитания и протестировать их на бумаге.

# Рекомендуемая литература

1. В.Я. Хартов Микроконтроллеры AVR. Практикум для начинающих. Издательство МГТУ им. Н.Э. Баумана. М., 2012 г.