

# **Serielle Kommunikation RS-232 + UART ARM Cortex M4 / TM4C1294**

Vorlesung Mikroprozessortechnik

HAW Hamburg

4. Januar 2018

1/65



- 1 Computer-Kommunikation**
- 2 RS232-Standard**
- 3 RS232-Frameaufbau**
- 4 UART als Peripherie Modul**
- 5 Präzise Taktquelle Quarzoszillator**
- 6 Register der UART**
- 7 Beispielprogramme**

2/65



- 1 Computer-Kommunikation
- 2 RS232-Standard
- 3 RS232-Frameaufbau
- 4 UART als Peripherie Modul
- 5 Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- 7 Beispielprogramme

3/65




## Einige Merkmale der Computer-Kommunikation



4/65




# Kommunikation zweier Prozessor-Systeme



5/65



## Twisted Pair: Verdrillung der Leitungsadern von Signal und Signalmasse



Paarweise passende Adern eng verdrillen

(typ. 5-15fach pro Meter)

Verminderte magnetische

Störwirkung:

- Reduktion der effektiven Fläche zwischen Hin- und Rückleitung


- Aufheben der magnetischen Induktion durch Richtungswechsel

Leitungskapazität steigt = Tiefpasswirkung (Vorteil bei niedrigen Bitraten, Nachteil bei hohen Bitraten)

6/65



# Schirmung des Kabels



Goldene Regeln:

- **Keine Ströme auf der Schirmung**
- Schirmung nie als Signalmasseverbindung (GND) nutzen
- Oft getrennte Signal- und Geräte/Gehäusemassepotentiale vorliegend, diese nicht am Kabel verbinden
- Masseschleifen zwischen Geräten vermeiden, Schleifen durch mehrere Verbindungen möglich, inkl. Netz- u. Schutzleitern

7/65




- 1 Computer-Kommunikation
- 2 **RS232-Standard**
- 3 RS232-Frameaufbau
- 4 UART als Peripherie Modul
- 5 Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- 7 Beispielprogramme

8/65



# Duplex-Kommunikation zwischen zwei Prozessor-Systemen: RS232-Standard




Die UART sind nicht direkt verbunden. Auf beiden Seiten sind RS232-Line-Driver-Chips zwischen Prozessor und Stecker geschaltet. Jedes Signal bekommt eine eigene Masseleitung GND.

9/65



## RS232-Verbindung




Die Namen TxD (Transmit Data) und RxD (Receive Data) bezeichnen Steckerpins, es sind keine Signal- oder Leitungsnamen !

10/65




# Repräsentation logischer Werte



11/65




## RS232-Pegel



12/65



# Umsetzung zwischen RS232 und TTL/CMOS-Pegeln



Funktion des Line-Driver-Chip:

CMOS/TTL-Pegel  $\Rightarrow$  RS232-Pegel durch den Transmitter-Teil


RS232-Pegel  $\Rightarrow$  CMOS/TTL-Pegel durch den Receiver-Teil

$\rightsquigarrow$  Es wird nur die physikalische Repräsentation der binären logischen Werte geändert, nicht der logische Wert selbst (keine Negation/Invertierung!).

13/65



## Beispiel: Moderner RS232-Line-Driver-Chip I




Source: MAXIM Datasheet MAX3230

14/65



# Beispiel: Moderner RS232-Line-Driver-Chip II



Source: MAXIM Datasheet MAX3230

15/65



## RS232 Anschluss am PC




N9-Poliger Stecker (male connector) am PC, Laptop oder Controllerboard

16/65






# Serielle Kabel (Steckersystem DSUB 9-polig)



Standard Kabel, 1:1 verbunden, Stecker und Buchse




Null-Modem-Kabel, gekreuzt, Buchse und Buchse

17/65



## Signale am Steckersystem DSUB 25- u. 9-polig




Wichtigste Signale: → Transmitted Data = TxD, → Received Data = RxD,  
 → Signal Ground = GND, Rest wird heute oft nicht mehr genutzt

18/65



# Frames und Idle States




Frame = Daten-Rahmen für ein Symbol; Dauer: Festgelegt durch konfigurierte Bitdauer u.

Protokolloptionen Idle State = Ruhezustand zwischen den Frames; Dauer: 0 bis  $\infty$ ,

19/65



## Zeitverhalten Idle States und Frames




Das Timing des Frames bezieht sich auf die Startflanke des Startbits

20/65



# Timing von Idle States und Frames




Die serielle Ausgabe jedes Bits erfolgt an den (steigenden) Flanken des Transmission Clocks.  
 Das serielle Einlesen jedes Bits erfolgt in der 'Bitmitte'. Dort ist der günstigste Zeitpunkt:  
 (max. Abstand zu Flanken, erlaubte Toleranz der Taktfrequenzen zwischen Sender und Empfänger wird maximal ausgenutzt).

21/65



## Transmission and Receiver Sampling Clock



Zwei Takte in der UART: (1) Die serielle Ausgabe jedes Bits erfolgt an den (steigenden) Flanken des Transmission Clocks. (2) Der Receiver Sampling Clock ist 16fach schneller und startet mit der Anfangsflanke des Startbits einen umlaufenden Zähler. Vor dem Zählerstand 8 wird jedes Bit abgetastet.

22/65




- 1 Computer-Kommunikation
- 2 RS232-Standard
- 3 **RS232-Frameaufbau**
- 4 UART als Peripherie Modul
- 5 Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- 7 Beispielprogramme

23/65



## Frame Struktur



Hinweis: Das Least Significant Bit LSB (niedrigstwertiges Datenbit D0) wird zuerst nach dem Startbit übertragen.

24/65



# Anzahl der Datenbits

Die Anzahl der Daten Bits im Frame kann betragen:

- 5 Data Bits für den Baudot Code (Fernschreiber, ältere Funkprotokolle oder CNC-Steuerungen)
  - 6 Data Bits, keine Anwendung bekannt
  - 7 Data Bits, für Standard ASCII-Zeichen (127 Zeichen true ASCII)
  - 8 Data Bits für Zeichen- (Extend ASCII) und Binärdaten-Übertragung (in Byte)
  - 9 Data Bits - selten genutzt, mit adressierenden oder Kommando-Betriebsarten
- Die Option mit 8 Data Bits wird universell in den heutigen Anwendungen benutzt.
- Die Optionen mit 5 und 7 Data Bits sind verbreitet in alten/kompatiblen Systemen
- Das Least Significant Bit der Daten (LSB = D0) wird zuerst übertragen.

LSB Data Bit first !

25/65



## Parity Bits

- Durch ein **Paritätsbit** können einzelne Bitfehler der Übertragung der Daten eines Frames **erkannt** werden <sup>1</sup>.
- Ein Parity Bit ist ein optionaler Teil des Frame-Protokolls.
- Die Sende-Seite hängt das Parity Bit an die Datenbits vor dem (ersten) Stopbit an (Trailer-Bit).
- Der logische Wert des Paritätsbits **ergänzt** die Gesamtanzahl der Einsen in den Daten **und** dem Trailerbit:
  - zur geraden Gesamtanzahl der Einsen, wenn die gerade Parität (even Parity) konfiguriert wurde
  - zur ungeraden Gesamtanzahl der Einsen, wenn die ungerade Parität (odd Parity) konfiguriert wurde
- Die Parität kann auf der Empfangsseite geprüft werden, dort muss gleiche (gerade/ungerade) Parität konfiguriert sein.



---

<sup>1</sup>Parity Bits werden auch bei Speichern, für arithmetische Schaltungen oder im Schaltungs-Selbsttest verwendet.

26/65



# Angehängte Paritätsbits ERGÄNZEN die Datenbits zur geraden oder ungeraden Parität



27/65



## Paritätsbits Regeln

Konfiguration des Senders und des Empfängers vor der Übertragung:		
	Even (gerade) Parity wurde eingestellt	Odd (ungerade) Parity wurde eingestellt
Während Übertragung für jeden Frame:		
aktuelle Anzahl der Einsen in den Datenbits	Wert des Parity Bits	Wert des Parity Bits
gerade	0	1
ungerade	1	0

28/65



## Paritätsbits Beispiele

7 Bit Data	8 Bit: 7 Bit Data + 1 Trailer Bit	
	even (gerade)	odd (ungerade)
0000 000	0000 000 0	0000 000 1
1010 001	1010 001 1	1010 001 0
1101 001	1101 001 0	1101 001 1
1111 111	1111 111 1	1111 111 0

vspace\*4mm

8 Bit Data	9 Bit: 8 Bit Data + 1 Trailer Bit	
	even (gerade)	odd (ungerade)
0000 0000	0000 0000 0	0000 0000 1
1010 0010	1010 0010 1	1010 0010 0
1101 0010	1101 0010 0	1101 0010 1
1111 1111	1111 1111 0	1111 1111 1

29/65



## Parity Bit Konfiguration im RS232-Standard

- Im RS232-Frame-Protokoll kann das Parity Bit konfiguriert werden:
  - **None Parity Bit (N)**: Es wird kein Paritätsbit angehängt.
  - **Odd Parity Bit (O)**: Es wird ein Bit angehängt, so dass die Anzahl der Einsen in den Datenbits inkl. des Trailer-Bits ungerade ist.
  - **Even Parity Bit (E)**: Es wird ein Bit angehängt, so dass die Anzahl der Einsen in den Datenbits inkl. des Trailer-Bits gerade ist.
- Ungebräuchlich sind Trailer Bits mit festen Werten, anstelle der Parity Bits.
  - **Mark Trailer Bit (M)**: Festwert '1' anhängen
  - **Space Trailer Bit (S)**: Festwert '0' anhängen
- Am häufigsten wird heute die Option 'none Parity Bit (N)' benutzt. Stattdessen werden Fehler in den höheren Schichten des Übertragungsverfahrens abgefangen.

30/65



# Parity Generator & Parity Checker

- Das Paritätsbit wird auf der Seite des Transmitters erzeugt und an die Daten angehängt (Trailer Bit).
- Die Erzeugung erfolgt durch einen Parity-Generator. (z.B. XOR bzw. XNOR aller Bits oder serieller Einsenzähler)
- Das Paritätsbit wird auf der Seite des Receivers abgelöst und entsprechend der konfigurierten Parität (odd/even) auf Richtigkeit geprüft.
- Die Prüfung erfolgt durch einen Parity-Checker in drei Schritten:
  - Ein Parity-Generator im Parity-Checker erzeugt eine Prüfparität der Daten.
  - Ein Vergleicher vergleicht die Prüfparität und die übertragene Parität (Äquivalenz).
  - Stimmt die Prüfparität und die übertragene Parität geschicht nichts, anderenfalls wird ein Parity-Error-Flag gesetzt.
- Hinweis: Ein falsches Paritätsbit kann einen Übertragungsfehler anzeigen, aber nicht 'reparieren'. → Mehrbitfehler, Effizienz

31/65



## Stopbits

- Stopbits stehen am Ende des Frames und haben immer den logischen Wert '1' (d.h. Mark für RS232-Level, High für CMOS/TTL-Level) .
- Die Anzahl der Stopbits beträgt:
  - 1 Stopbit: '1' gehalten für mindestens 100% einer Bitdauer
  - 1½ Stop bits: '1' gehalten für mindestens 150% einer Bitdauer
  - 2 Stop bits: '1' gehalten für mindestens 200% einer Bitdauer
- Stopbits erlauben die Resynchronisation des Receivers. Das Stopbit hat den gleichen Wert '1' wie der Idle-State und geht lückenlos in diesen über.
- Ein Startbit kann unmittelbar auf das/die Stopbit/s folgen (Idle-Dauer = 0).
- Heutige Geräte und Controller nutzen i.allg. 1 Stopbit.

32/65





# Kurznamen der Protokolloptionen

- Konvention für die Protokollbezeichnung D/P/S = Data/Parity/Stop
- D = Anzahl der Datenbits im Frame: 5,6,7,8,9
- P = Paritäts-Konfiguration: N=none, O=odd, E=even (selten M=Mark, S=Space)
- S = Anzahl der Stopbits: 1 oder 1,5 oder 2
- Die Trennstriche '/' können entfallen.
- Die Einstellungen am Empfänger (RxD) und Sender (TxD) müssen exakt gleich sein.
- Die Einstellungen für beide Richtungen des Duplexbetriebs sind i.R. gleich (oft nicht anders möglich).
- korrektes Beispiel: 7/E/1 bzw. 7E1 bedeutet 7 Data Bits, Even Parity, 1 Stop bit
- fehlerhaftes Beispiel: 7E1 am Transmitter gesendet, 8N1 am Receiver erwartet
- Die UART oder andere serielle Module (SCI, SIO) implementieren nur eine Teilmenge des Standards.

33/65



## Beispiele für die Protokolloptionen



34/65



# Zusätzliche Daten Fluss Steuerung (Flow Control) in Hardware

- Zusätzliche Signale für Unterbrechung / Start bzw. Weiterlaufen der Sendung
- "Handshake Lines" (Anforderungs- und Quittungsbetrieb), z.B.:
  - Request to Send (RTS), Transmitter sendet 0 und kündigt dem Receiver den Datenempfang an
  - Clear to Send (CTS), Receiver sendet 0 und erlaubt die Sendung
  - Data Terminal Ready (DTR), Transmitter sendet 0 um die Verbindungsbereitschaft zu signalisieren
  - Data Set Ready (DSR), Transmitter sendet 0 um eine aktive Verbindung zu signalisieren, DSR kann man oft in Hardware festsetzen.

Früher wurde die Datenfluss Steuerung in Hardware mit gesonderten Leitungen häufiger genutzt, heute weitgehend entfallen.

35/65



# Zusätzliche Daten Fluss Steuerung (Flow Control) in Software

- Zeichen mit Sonderfunktion, wie z.B.:
  - XON (transmit on) vom Receiver zum Transmitter: 'Bin bereit für den Empfang von (weiteren) Daten'
  - XOFF (transmit off) vom Receiver zum Transmitter: 'Sender soll warten bis der Empfänger fertig ist'
- Ist langsamer als Hardware Flow-Control, benutzt den Rückkanal.
- Beansprucht reservierte Zeichen im Rückkanal, daher Problem bei binären Daten.
- Geeignet für Geräte mit weitgehend 'freiem' Rückkanal (Drucker, Ausgabegeräte)
- Kabel kann auf 2x Signalleitungen und 2x GND reduziert werden.

36/65



## Bitraten und max. Kabellängen

Bit/s	Bit time	max. Kabellänge*)
300	3,3 ms	>1km
1.200	833 $\mu$ s	>1km
2.400	417 $\mu$ s	900m
4.800	208 $\mu$ s	300m
9.600	104 $\mu$ s	152m
19.200	52 $\mu$ s	20-40m
38.400	26 $\mu$ s	10-20m
57.600	17 $\mu$ s	5-10m
115.200	8,68 $\mu$ s	2-5m
230.400	4,34 $\mu$ s	1-2m
460.800	2,17 $\mu$ s	<1m

\*) Es gibt unterschiedliche Angaben: Sie sind abhängig von Kabelqualität (Widerstand und Kapazität der Leitungen), Umfang der Störeinflüsse, Anzahl der parallel verlegten Leitungsadern und der Einbausituationen. Es wurden typische Werte angegeben, Quelle hier: Texas Instruments, [www.ti.com](http://www.ti.com)

37/65



## Baud vs. Bit/s

- Einheit **Baud** (auch kurz Bd) ist benannt nach J.M.E. Baudot: 1874 Baudot-Code Fernschreiber).
- Die Einheit Baud wird für **Symbolrate** (Symbole/s) benutzt.
- Ein Symbol entspricht je nach Codierung unterschiedlich vielen Bits eines Datenstromes.
- Als Symbol wird bei der seriellen Übertragung verstanden:
  - a) Die gesamten Daten im Frame (z.B. ein ASCII-Symbol/ein Byte + Protokoll) **oder**
  - b) Ein beliebiges Bit der Übertragung
- Die Einheit Bit/s betrachtet alle übertragenen Bit (Daten und Protokoll).
- Bei der Benennung der seriellen Bitrate findet man in der Literatur sowohl die Baud als auch Bit/s. Meist (aber nicht immer) wird das gleichbedeutend benutzt. Die Einheit Baud also im Sinne von b).
- Eindeutig ist die Bezeichnung Bit/s (manchmal Bit per sec, Bps oder bps).  
**⇒ Bit/s ist zu bevorzugen**

38/65




- 1 Computer-Kommunikation
- 2 RS232-Standard
- 3 RS232-Frameaufbau
- 4 UART als Peripherie Modul**
- 5 Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- 7 Beispielprogramme

39/65



## Synchron vs. Asynchron




gültiger Empfangszeitpunkt stabiler Bits mit Taktflanken auf zusätzlicher Taktleitung vom Sender vorgeben

gültiger Empfangszeitpunkt stabiler Bits durch Protokollbits auf der Sendeleitung vorgeben

40/65



# Peripheral Units: UART, USART, SSI, I2C ...



(Quad) Synchronous Serial Interface (SPI)/ Inter-Integrated Circuit (I2C) Interface u.a.


Universal Synchronous and Asynchronous Serial Receiver Transmitter

Universal Asynchronous Receiver Transmitter

41/65



## Übersicht UART




Gesamtübersicht It Datasheet

42/65



# UART reduzierte Ansicht




modified from Texas Instruments TM4c1294 Datasheet

Reduzierte Darstellung: nur in Gelb markierte Register für Minimalfunktion notwendig.

43/65



## Crossbar zwischen GPIO-Port Pins und UART0-3




Die Schalter werden mit **GPIO\_PORT\_AFSEL\_R** und **GPIO\_PORTx\_PCTL\_R** gesetzt.

Source: Texas Instruments TM4C1294 Datasheet June 18, 2014, P. 1163

44/65



# Crossbar zwischen GPIO-Port Pins und UART4-7



Die Schalter werden mit GPIO\_PORT\_AFSEL\_R und GPIO\_PORTx\_PCTL\_R gesetzt.

Source: Texas Instruments TM4C1294 Datasheet June 18, 2014, P. 1163

45/65



## GPIO Pin Alternate Port Control GPIO\_PORTx\_PCTL\_R

Table 10-2. GPIO Pins and Alternate Functions (128TQFP)

IO	Pin	Analog or Special Function <sup>a</sup>	Digital Function (GPIOCTL PMCx Bit Field Encoding) <sup>b</sup>											
			1	2	3	4	5	6	7	8	11	13	14	15
PA0	33	-	U0Rx	I2C9SCL	T0CCP0	-	-	-	CAN0Rx	-	-	-	-	-
PA1	34	-	U0Tx	I2C9SDA	T0CCP1	-	-	-	CAN0Tx	-	-	-	-	-
PA2	35	-	U4Rx	I2C8SCL	T1CCP0	-	-	-	-	-	-	-	-	SSI0Clk
PP0	118	C2+	U6Rx	-	-	-	-	-	-	-	-	-	-	SSI3XDAT2
PP1	119	C2-	U6Tx	-	-	-	-	-	-	-	-	-	-	SSI3XDAT3
PP2	103	-	U0DTR	-	-	-	-	-	-	-	-	-	USB0NXT	EPI0S29
PP3	104	-	U1CTS	U0DCD	-	-	-	-	RTCCLK	-	-	-	USB0DIR	EPI0S30
PQ4	102	-	U1Rx	-	-	-	-	-	DIVSCLK	-	-	-	-	-

Source: Modified from Pages 743-746 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

Die Schalter werden mit GPIO\_PORT\_AFSEL\_R und GPIO\_PORTx\_PCTL\_R gesetzt.

46/65



# GPIO Alternate Port Function Select

## GPIO\_PORTx\_AFSEL\_R

GPIO Alternate Function Select (GPIOAFSEL)

	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	reserved															
Type	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO
Reset	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	reserved								AFSEL							
Type	RO	RO	RO	RO	RO	RO	RO	RO	RW	RW	RW	RW	RW	RW	RW	RW
Reset	0	0	0	0	0	0	0	0	-	-	-	-	-	-	-	-

Bit/Field	Name	Type	Reset	Description
7:0	AFSEL	RW	-	GPIO Alternate Function Select

### Value Description

0 The associated pin functions as a GPIO and is controlled by the GPIO registers.

1 The associated pin functions as a peripheral signal and is controlled by the alternate hardware function.

The reset value for this register is 0x0000.0000 for GPIO ports that are not listed in Table 10-1 on page 743.

AFSEL: Ein Bit selektiert die alternative digitale Funktion

Source: Texas Instruments TM4C1294 Datasheet June 18, 2014, P.771

47/65



- 1 Computer-Kommunikation
- 2 RS232-Standard
- 3 RS232-Frameaufbau
- 4 UART als Peripherie Modul
- 5 Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- 7 Beispielprogramme

48/65







# Main Oscillator Run Sleep Control Config SYSCTL\_RSCLK\_CFG\_R

Run and Sleep Mode Configuration Register (RSCLKCFG)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
MEMTIMUN	NEWFREQ	ACG	USEPLL	PLLSRC				OSCSRC				OSYSDIV			
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Type															
Reset															
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
OSYSDIV								PSYSDIV							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Type															
Reset															

Bit/Field	Name	Type	Reset	Description
23:20	OSCSRC	RW	0	Oscillator Source This field specifies the oscillator source that becomes the oscillator clock (OSCLK) source, which is used when the PLL is bypassed during run or sleep modes.

Value	Description
0x0	PIOSC is oscillator source
0x1	reserved
0x2	LFIOSC is oscillator source
0x3	MOSC is oscillator source
0x4	Hibernation Module RTC Oscillator (RTCOSC)
0x5-0xFF	reserved

RC-Osc On-Chip  
approx. 16 MHz

Quartz Osc On-Board  
precise 25 MHz

Important: When transitioning the system clock configuration to use the MOSC as the fundamental clock source, the **PVRDN** bit must be set in the MOSCCTL register prior to reselecting the MOSC for proper operation.

Source: Simplified from Page 275ff of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

Die Taktquelle wird ausgewählt

Verfügbare Makros: SYSCTL\_RSCLKCFG.OSCSRC.MOSC,...PIOSC, ...

51/65



- 1 Computer-Kommunikation
- 2 RS232-Standard
- 3 RS232-Frameaufbau
- 4 UART als Peripherie Modul
- 5 Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- 7 Beispielprogramme

52/65



# UART Run Mode Clock Gating Control

## SYSCTL\_RCGCUARTx\_R

Universal Asynchronous Receiver/Transmitter Run Mode Clock Gating Control (RCGCUART)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
reserved															
Type	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO
Reset	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
reserved								R7	R6	R5	R4	R3	R2	R1	R0
Type	RO	RO	RO	RO	RO	RO	RO	RW	RW	RW	RW	RW	RW	RW	RW
Reset	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit/Field	Name	Type	Reset	Description
31:8	reserved	RO	0	Software should not rely on the value of a reserved bit. To provide compatibility with future products, the value of a reserved bit should be preserved across a read-modify-write operation.
<b>X</b>	<b>Rx</b>	RW	0	UART Module Run Mode Clock Gating Control  Value Description 0 UART module <b>X</b> is disabled. 1 Enable and provide a clock to UART module <b>X</b> in Run mode.

**Important:** This register should be used to control the clocking for the UART modules.

Source: Modified from Page 388 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

Der Takt wird für die UART **X** an- und abgeschaltet.

Verfügbare Makros: SYSCTL\_RCGCUART\_R**X**

53/65



# UART Control Register UARTx\_CTL\_R

UART Control (UARTCTL)

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
reserved															
Type	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO	RO
Reset	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
CTSEN	RTSEN	reserved		RTS	DTR	RXE	TXE	BE		HSE	EOT	SMART	SIRLP	SIREN	UARTEN
Type	R/W	R/W	RO	R/W	R/W	R/W	R/W	R/W	RO	R/W	R/W	R/W	R/W	R/W	R/W
Reset	0	0	0	0	0	1	1	0	0	0	0	0	0	0	0

Bit/Field	Name	Type	Reset	Description
9	RXE	R/W	1	UART Receive Enable Value Description 1 The receive section of the UART is enabled 0 The receive section of the UART is disabled ... Note: To enable reception, the UARTEN bit must also be set.
8	TXE	R/W	1	UART Transmit Enable Value Description 1 The transmit section of the UART is enabled. 0 The transmit section of the UART is disabled. ... Note: To enable transmission, the UARTEN bit must also be set.
0	UARTEN	R/W	0	UART Enable Value Description 1 The UART is enabled 0 The UART is disabled If the UART is disabled in the middle of transmission or reception, it completes the current character before stopping.


Source: Simplified from Page 1188ff of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

UARTEN für UARTx 'enable' und 'disable', Receiver + Transmitter durch Reset 'enabled' gesetzt.

54/65



# UART Flag Register UARTx\_FR\_R




Source: Simplified from Page 695-696 of Stellaris LM3S9B92 Microcontroller Data Sheet Texas Instrument

Flag TXFE zeigt den freien Sende-FIFO an, Flag RXFE zeigt den freien Empfangs-FIFO an.

55/65



# UART Line Control Register UARTx\_LCRH\_R



Source: Simplified from Page 1186 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

Mit dem 2-Bit-Feld WLEN und den Bits STP2, EPS, PE wird die jeweilige Protokolloption (z.B. 7E2, 8N1, 8O1) eingestellt.

56/65



# Konfiguration der Bitrate

Generierung des Transmit-Clocks und des Receive Clocks durch Teilen des der UART zugeführten Systemtaktes *SysClk* durch den festen Wert 16 und dem Baudrate Divisor *BRD*, der wie folgt berechnet wird:

$$BRD = \frac{SysClk}{16 \cdot \text{gewünschte Bitrate}}$$

Hinweis: BRD ist als Zwischenergebnis eine rationale Zahl (Bruchzahl).

Die UART verfügt über einen Fractional Clock Divider.

Die Bitrate ist mit zwei Registern einstellbar, ein Register für den Divisor-Teil vor dem Komma (16 Bit) und ein Register für den Teil nach dem Komma (6 Bit).

→ Integer Teil:  $IBRD = \text{int}(BRD)$

Hinweis:  $\text{int}()$  wirkt 'abschneidend' nicht rundend !


→ Gebrochener Teil:  $FBRD = \text{int}((BRD - \text{int}(BRD)) * 64 + 0.5)$

Der gebrochene Teil wird damit auf einen 6 Bit Ganzzahl-Wert umgerechnet.

57/65



## UART Integer Baud Rate Divisor Register UARTx\_IBRD\_R



Source: Simplified from Page 1175 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014


Mit dem 16-Bit-Feld DIVINT der ganzzahlige Teil des Bitraten-Divisors eingestellt

58/65



# UART Fractional Baud Rate Divisor Register UARTx\_FBRD\_R

UART Fractional Baud-Rate Divisor (UARTFBRD)



Bit/Field	Name	Type	Reset	Description
5:0	DIVFRAC	R/W	0x00	Fractional Baud-Rate Divisor

Source: Simplified from Page 1176 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014


Mit dem 6-Bit-Feld DIVFRAC wird gebrochene Teil des Bitraten-Divisors eingestellt

59/65



# UART Data Register UARTx\_DR\_R

UART Data (UARTDR)



Bit/Field	Name	Type	Reset	Description
11	OE	RO	0	UART Overrun Error
10	BE	RO	0	UART Break Error
9	PE	RO	0	UART Parity Error
8	FE	RO	0	UART Framing Error
7:0	DATA	R/W	0x00	Data Transmitted or Received

Source: Simplified from Page 1175 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

DATA zum Schreiben und Lesen des FIFO, Fehler-Status-Bits OE,BE,PE und FE nur beim Receiver

60/65



- 1 Computer-Kommunikation
- 2 RS232-Standard
- 3 RS232-Frameaufbau
- 4 UART als Peripherie Modul
- 5 Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- 7 **Beispielprogramme**

61/65



### Test UART Transmission 1 of 2

```
1 // Test serial transmission via UART6
2 // The bitfield macros are available in the headerfile tm4c1294ncpdt.h
3 // In CCS-Editor: place cursor at the macro and press F3
4
5 #include <stdint.h>
6 #include <stdio.h>
7 #include "inc/tm4c1294ncpdt.h"
8
9 #define BITDATA 0x54 // testdata for transmission
10 #define WAITLOOPLENGTH 2000 // duration of a simple wait loop
11
12
13
14 void main(void) {
15     static volatile int i=0; // static volatile not necessary by optimization=off
16
17     // switch over to main quartz oscillator at 25MHz
18     // clear MOSC power down, high oscillator range setting, and no crystal present setting
19     SYSCTL_MOSCCTL_R &= ~(SYSCTL_MOSCCTL_OSCRNG | SYSCTL_MOSCCTL_PWRDN |
20         SYSCTL_MOSCCTL_NOXTAL);
21     SYSCTL_MOSCCTL_R |= SYSCTL_MOSCCTL_OSCRNG; // increase the drive strength for MOSC
22     SYSCTL_RCLKCFG_R = SYSCTL_RCLKCFG_OSCSRC_MOSC; // set the main oscillator as main clock
23     source
24
25     SYSCTL_RCGCGPIO_R |= SYSCTL_RCGCGPIO_R13; // enable clock for PORTP
26     SYSCTL_RCGCUART_R |= SYSCTL_RCGCUART_R6; // enable clock for UART6
27
28     // initialize Port P
```

62/65



## Test UART Transmission 2 of 2

```
26 // initialize Port P
27 GPIO_PORTP_DEN_R |= 0x2; // enable digital pin function for PP1
28 GPIO_PORTP_DIR_R |= 0x2; // set PP1 to output
29 GPIO_PORTP_AFSEL_R |= 0x2; // switch to alternate pin function PP1
30 GPIO_PORTP_PCTL_R |= 0x10; // select alternate pin function PP1-U6Tx
31
32 // initialize UART6
33 UART6_CTL_R &= ~UART_CTL_UARTEN; // disable UART6 during initialization
34
35 // initialize bitrate of 115200 bit per second
36 UART6_IBRD_R = 13; // set DIVINT of BRD
37 UART6_FBRD_R = 36; // set DIVFRAC of BRD
38
39 UART6_LCRH_R = UART_LCRH_WLEN_8; // set serial format to 8N1
40 UART6_CTL_R |= UART_CTL_UARTEN | UART_CTL_TXE; // re-enable UART6 for transmission
41
42 while(1){ // for ever loop
43     while(!(UART6_FR_R & UART_FR_TXFE)); // wait for flag: till transmit FIFO empty
44     UART6_DR_R = BITDATA; // write data to transmit register
45     for (i=0;i<WAITLOOPLENGTH ;i++); // wait loop between frames (only for scope)
46     printf("*\n"); // output simple activity marks at console
47 }
48 }
```

63/65



## Test UART Receiver 1 of 2

```
1 /// Test serial receiver via UART6
2 // The bitfield macros are available in the headerfile tm4c1294ncpdt.h
3 // In CCS-Editor: place cursor at the macro and press F3
4
5 #include <stdint.h>
6 #include <stdio.h>
7 #include "inc/tm4c1294ncpdt.h"
8
9 #define BUFFERLENGTH 16 // length data buffer for input data
10
11 void main(void){
12     static volatile int i=0; // static volatile not necessary by optimization=off
13     char c, buffer[BUFFERLENGTH];
14
15     // switch over to main quartz oscillator at 25MHz
16     // clear MOSC power down, high oscillator range setting, and no crystal present setting
17     SYSCTL_MOSCCTL_R &= ~(SYSCTL_MOSCCTL_OSCRNG | SYSCTL_MOSCCTL_PWRDN |
18         SYSCTL_MOSCCTL_NOXTAL);
19     SYSCTL_MOSCCTL_R |= SYSCTL_MOSCCTL_OSCRNG; // increase the drive strength for MOSC
20     SYSCTL_RSCCLKCFG_R = SYSCTL_RSCCLKCFG_OSCSRC_MOSC; // set the main oscillator as main clock
21     source
22
23     SYSCTL_RCGCGPIO_R |= SYSCTL_RCGCGPIO_R13; // enable clock for PORTP
24     SYSCTL_RCGCUART_R |= SYSCTL_RCGCUART_R6; // enable clock for UART6
25
26     // initialize Port P
27     GPIO_PORTP_DEN_R |= 0x1; // enable digital pin function for PP0
28     GPIO_PORTP_DIR_R &= ~0x1; // set PP0 to input
```

64/65





```

27  GPIO_PORTP_AFSEL_R |= 0x1; // switch to alternate pin function PP0
28  GPIO_PORTP_PCTL_R |= 0x1; // select alternate pin functions PP0->U6Rx
29
30  // initialize UART6
31  UART6_CTL_R &= ~UART_CTL_UARTEN; // disable UART6 during initialization
32
33  // initialize bitrate of 115200 bit per second
34  UART6_IBRD_R = 13; // set DIVINT of BRD int 13
35  UART6_FBRD_R = 36; // set DIVFRAC of BRD int(36,553)
36  UART6_CTL_R |= UART_CTL_UARTEN | UART_CTL_RXE; // re-enable UART6
37
38  do{
39  while(i < BUFFERLENGTH){ // loop while buffer not full
40
41      while(UART6_FR_R & 0x10); // wait for flag: WHILE receive FIFO empty
42                                // = till a data frame are received
43      c = UART6_DR_R; // read byte from UART6 data register
44      if (c == 0x04) break; // stop loop if "EOT" (End of Transmission) received
45                                // Console input for EOT = Strg+D
46      buffer[i]=c; // Copy byte at buffer index position i
47      i++; // read byte counter increment
48  } // repeat receiving
49  buffer[i]=0x00; // Set 0 (Zero character) at the and of the string
50                                // as usual for character-strings in c
51  // output the received data buffer as string to console
52  printf("\n_Content_of_Data_Buffer_\n%s\n",buffer);
53  i=0;
54  }
55  while(1); // For ever loop
56  }

```