Serielle Kommunikation RS-232 + UART ARM Cortex M4 / TM4C1294

Vorlesung Mikroprozessortechnik

HAW Hamburg

4. Januar 2018

1/65




- Computer-Kommunikation
- 2 RS232-Standard
- **3** RS232-Frameaufbau
- UART als Peripherie Modul
- 5 Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- Beispielprogramme

- Computer-Kommunikation
- RS232-Standard
- 3 RS232-Frameaufbau
- 4 UART als Peripherie Modul
- ⑤ Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- Beispielprogramme

3/65


HAW HAMBURG

Einige Merkmale der Computer-Kommunikation






Kommunikation zweier Prozessor-Systeme



5/65

Twisted Pair: Verdrillung der Leitungsadern von Signal und Signalmasse



Paarweise passende Adern eng verdrillen (typ. 5-15fach pro Meter) Verminderte magnetische


Störwirkung: - Reduktion der


- Reduktion der effektiven
 Fläche zwischen Hin- und
 Rückleitung
- Aufheben der magnetischen Induktion durch Richtungswechsel

Leitungskapazität steigt = Tiefpasswirkung (Vorteil bei niedrigen Bitraten, Nachteil bei hohen Bitraten)



Schirmung des Kabels





Goldene Regeln:


- Keine Ströme auf der Schirmung
- Schirmung nie als Signalmasseverbindung (GND) nutzen
- Oft getrennte Signal- und Geräte/Gehäusemassepotentiale vorliegend, diese nicht am Kabel verbinden
- Masseschleifen zwischen Geräten vermeiden, Schleifen durch mehrere Verbindungen möglich, inkl. Netz- u. Schutzleitern

7/65



- Computer-Kommunikation
- RS232-Standard
- **3** RS232-Frameaufbau
- 4 UART als Peripherie Modul
- **5** Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- Beispielprogramme

Duplex-Kommunikation zwischen zwei Prozessor-Systemen: RS232-Standard




Die UART sind nicht direkt verbunden. Auf beiden Seiten sind RS232-Line-Driver-Chips zwischen Prozessor und Stecker geschaltet. Jedes Signal bekommt eine eigene Masseleitung GND.

9/65




RS232-Verbindung



Die Namen TxD (Transmit Data) und RxD (Receive Data) bezeichnen Steckerpins, es sind keine Signal- oder Leitungsnamen!




Repräsentation logischer Werte



11/65


HAW HAMBURG

RS232-Pegel





Umsetzung zwischen RS232 und TTL/CMOS-Pegeln



Funktion des Line-Driver-Chip:

CMOS/TTL-Pegel⇒RS232-Pegel durch den Transmitter-Teil


RS232-Pegel⇒CMOS/TTL-Pegel durch den Receiver-Teil

~ Es wird nur die physikalische Repräsentation der binären logischen Werte geändert, nicht der logische Wert selbst (keine Negation/Invertierung!).

13/65




Beispiel: Moderner RS232-Line-Driver-Chip I



Source: MAXIM Datasheet MAX3230



Beispiel: Moderner RS232-Line-Driver-Chip II



Source: MAXIM Datasheet MAX3230

15/65




RS232 Anschluss am PC




N9-Poliger Stecker (male connector) am PC, Laptop oder Controllerboard



Serielle Kabel (Steckersystem DSUB 9-polig)



Standard Kabel, 1:1 verbunden, Stecker und Buchse




Null-Modem-Kabel, gekreuzt, Buchse und Buchse

17/65




Signale am Steckersystem DSUB 25- u. 9-polig



Wichtigste Signale: \rightarrow Transmitted Data = TxD, \rightarrow Received Data = RxD, \rightarrow Signal Ground = GND, Rest wird heute oft nicht mehr genutzt






Frame = Daten-Rahmen für ein Symbol; Dauer: Festgelegt durch konfigurierte Bitdauer u.

Protokolloptionen Idle State = Ruhezustand zwischen den Frames; Dauer: 0 bis ∞ , 19/65



Zeitverhalten Idle States und Frames




Starting Edge = Falling Edge of the Startbit

Das Timing des Frames bezieht sich auf die Startflanke des Startbits



Timing von Idle States und Frames



Die serielle Ausgabe jedes Bits erfolgt an den (steigenden) Flanken des Transmission Clocks.


Das serielle Einlesen jedes Bits erfolgt in der 'Bitmitte'. Dort ist der günstigste Zeitpunkt:

(max. Abstand zu Flanken, erlaubte Toleranz der Taktfrequenzen zwischen Sender und

Empfänger wird maximal ausgenutzt).

21/65

Transmission and Receiver Sampling Clock




Zwei Takte in der UART: (1) Die serielle Ausgabe jedes Bits erfolgt an den (steigenden)
Flanken des Transmission Clocks. (2) Der Receiver Sampling Clock ist 16fach schneller und
startet mit der Anfangsflanke des Startbits einen umlaufenden Zähler. Vor dem Zählerstand 8
wird jedes Bit abgetastet.



- Computer-Kommunikation
- RS232-Standard
- **3** RS232-Frameaufbau
- 4 UART als Peripherie Modul
- ⑤ Präzise Taktquelle Quarzoszillator
- **6** Register der UART
- Beispielprogramme

23/65





Brutto Load = Effective Transmitted Data + Protocol Overhead

Hinweis: Das Least Significant Bit LSB (niedrigstwertiges Datenbit D0) wird zuerst nach dem Startbit übertragen.



Anzahl der Datenbits

Die Anzahl der Daten Bits im Frame kann betragen:

- 5 Data Bits für den Baudot Code (Fernschreiber, ältere Funkprotokolle oder CNC-Steuerungen)
- 6 Data Bits, keine Anwendung bekannt
- 7 Data Bits, für Standard ASCII-Zeichen (127 Zeichen true ASCII)
- 8 Data Bits für Zeichen- (Extend ASCII) und Binärdaten-Übertragung (in Byte)
- 9 Data Bits selten genutzt, mit adressierenden oder Kommando-Betriebsarten
- → Die Option mit 8 Data Bits wird universell in den heutigen Anwendungen benutzt.
- → Die Optionen mit 5 und 7 Data Bits sind verbreitet in alten/kompatiblen Systemen
- \rightarrow Das Least Significant Bit der Daten (LSB = D0) wird zuerst übertragen.

LSB Data Bit first!

25/65

HAW HAMBURG


Parity Bits


- Durch ein Paritätsbit können einzelne Bitfehler der Übertragung der Daten eines Frames erkannt werden ¹.
- Ein Parity Bit ist ein optionaler Teil des Frame-Protokolls.
- Die Sende-Seite hängt das Parity Bit an die Datenbits vor dem (ersten)
 Stopbit an (Trailer-Bit).
- Der logische Wert des Paritätbits ergänzt die Gesamtanzahl der Einsen in den Daten und dem Trailerbit:
- zur geraden Gesamtanzahl der Einsen, wenn die gerade Parität (even Parity) konfiguiert wurde
- zur ungeraden Gesamtanzahl der Einsen, wenn die ungerade Parität (odd Parity) konfiguiert wurde
- Die Parität kann auf der Empfangsseite geprüft werden, dort muss gleiche (gerade/ungerade) Parität konfiguiert sein.

¹Parity Bits werden auch bei Speichern, für arithmetische Schaltungen oder im Schaltungs-Selbsttest verwendet.



Angehängte Paritätsbits ERGÄNZEN die Datenbits zur geraden oder ungeraden Parität





ODD Number of "Ones" = ODD Parity

27/65



Paritätsbits Regeln

Konfiguration de	s Senders und des	Empfängers						
vor der Übertrag		Imprariger 5						
	Even (gerade)	Odd (ungerade)						
	Parity wurde Parity wurde							
	eingestellt eingestellt							

Während Übertragung für jeden Frame:											
aktuelle Anzahl	Wert des Parity	Wert des Parity									
der Einsen in	Bits	Bits									
den Datenbits											
gerade	0	1									
ungerade	1	0									

Paritätsbits Beispiele

7 Bit Data	8 Bit: 7 Bit Data + 1 Trailer Bit									
	even (gerade)	odd (ungerade)								
0000 000	0000 000 0	0000 000 1								
1010 001	1010 001 1	1010 001 0								
1101 001	1101 001 0	1101 001 1								
1111 111	1111 111 1	1111 111 0								

vspace*4mm

8 Bit Data	9 Bit: 8 Bit Data + 1 Trailer Bi									
	even (gerade)	odd (ungerade)								
0000 0000	0000 0000 0	0000 0000 1								
1010 0010	1010 0010 1	1010 0010 0								
1101 0010	1101 0010 0	1101 0010 1								
1111 1111	1111 1111 0	1111 1111 1								

29/65



Parity Bit Konfiguration im RS232-Standard

- Im RS232-Frame-Protokoll kann das Parity Bit konfiguriert werden:
- None Parity Bit (N): Es wird kein Paritätsbit angehängt.
- Odd Parity Bit (O): Es wird ein Bit angehängt, so dass die Anzahl der Einsen in den Datenbits inkl. des Trailer-Bits ungerade ist.
- Even Parity Bit (E): Es wird ein Bit angehängt, so dass die Anzahl der Einsen in den Datenbits inkl. des Trailer-Bits gerade ist.
- Ungebräuchlich sind Trailer Bits mit festen Werten, anstelle der Parity Bits.
- Mark Trailer Bit (M):Festwert '1' anhängen
- Space Trailer Bit (S): Festwert '0' anhängen
- Am häufigsten wird heute die Option 'none Parity Bit (N)' benutzt.
 Stattdessen werden Fehler in den höheren Schichten des Übertragungsverfahrens abgefangen.



Parity Generator & Parity Checker

- Das Paritätsbit wird auf der Seite des Transmitters erzeugt und an die Daten angehängt (Trailer Bit).
- Die Erzeugung erfolgt durch einen Parity-Generator. (z.B. XOR bzw. XNOR aller Bits oder serieller Einsenzähler)
- Das Paritätsbit wird auf der Seite des Receivers abgelöst und entsprechend der konfigurierten Parität (odd/even) auf Richtigkeit geprüft.
- Die Prüfung erfolgt durch einen Parity-Checker in drei Schritten:
- Ein Parity-Generator im Parity-Checker erzeugt eine Prüfparität der Daten.
- Ein Vergleicher vergleicht die Prüfparität und die übertragene Parität (Äquivalenz).
- Stimmt die Prüfparität und die übertragene Parität geschieht nichts, anderenfalls wird ein Parity-Error-Flag gesetzt.
- Hinweis: Ein falsches Paritätsbit kann einen Übertragungsfehler anzeigen, aber nicht 'reparieren'. → Mehrbitfehler, Effizienz

31/65



Stopbits

- Stopbits stehen am Ende des Frames und haben immer den logischen Wert '1' (d.h. Mark für RS232-Level, High für CMOS/TTL-Level) .
- Die Anzahl der Stopbits beträgt:
 - 1 Stopbit: '1' gehalten für mindestens 100% einer Bitdauer
 - $1\frac{1}{2}$ Stop bits: '1' gehalten für mindestens 150% einer Bitdauer
 - 2 Stop bits: '1' gehalten für mindestens 200% einer Bitdauer
- Stopbits erlauben die Resynchronisation des Receivers. Das Stopbit hat den gleichen Wert '1' wie der Idle-State und geht lückenlos in diesen über.
- Ein Startbit kann unmittelbar auf das/die Stopbit/s folgen (Idle-Dauer = 0).
- Heutige Geräte und Controller nutzen i.allg. 1 Stopbit.




Kurznamen der Protokolloptionen

- Konvention für die Protokollbezeichnung D/P/S = Data/Parity/Stop
- D = Anzahl der Datenbits im Frame: 5,6,7,8,9
- P = Paritäts-Konfiguration: N=none, O=odd, E=even (selten M=Mark, S=Space)
- S = Anzahl der Stopbits: 1 oder 1,5 oder 2
- Die Trennstriche '/' können entfallen.
- Die Einstellungen am Empfänger (RxD) und Sender (TxD) müssen exakt gleich sein.
- Die Einstellungen für beide Richtungen des Duplexbetriebs sind i.R. gleich (oft nicht anders möglich).
- korrektes Beispiel: 7/E/1 bzw. 7E1 bedeutet 7 Data Bits, Even Parity, 1 Stop bit
- fehlerhaftes Beispiel: 7E1 am Transmitter gesendet, 8N1 am Receiver erwartet
- Die UART oder andere serielle Module (SCI, SIO) implementieren nur eine Teilmenge des Standards.

33/65



Beispiele für die Protokolloptionen



Zusätzliche Daten Fluss Steuerung (Flow Control) in Hardware

- Zusätzliche Signale für Unterbrechung / Start bzw. Weiterlaufen der Sendung
- "Handshake Lines" (Anforderungs- und Quittungsbetrieb), z.B.:
- Request to Send (RTS), Transmitter sendet 0 und kündigt dem Receiver den Datenempfang an
- Clear to Send (CTS), Receiver sendet 0 und erlaubt die Sendung
- Data Terminal Ready (DTR), Transmitter sendet 0 um die Verbindungsbereitschaft zu signalisieren
- Data Set Ready (DSR), Transmitter sendet 0 um eine aktive Verbindung zu signalisieren, DSR kann man oft in Hardware festsetzen.

Früher wurde die Datenfluss Steuerung in Hardware mit gesonderten Leitungen häufiger genutzt, heute weitgehend entfallen.

35/65



Zusätzliche Daten Fluss Steuerung (Flow Control) in Software

- Zeichen mit Sonderfunktion, wie z.B.:
- XON (transmit on) vom Receiver zum Transmitter: 'Bin bereit für den Empfang von (weiteren) Daten'
- XOFF (transmit off) vom Receiver zum Transmitter: 'Sender soll warten bis der Empfänger fertig ist'
- Ist langsamer als Hardware Flow-Control, benutzt den Rückkanal.
- Beansprucht reservierte Zeichen im Rückkanal, daher Problem bei binären Daten.
- Geeignet für Geräte mit weitgehend 'freiem' Rückkanal (Drucker, Ausgabegeräte)
- Kabel kann auf 2x Signalleitungen und 2x GND reduziert werden.



Bitraten und max. Kabellängen

Bit/s	Bit time	max. Kabellänge*)
300	3,3 <i>ms</i>	>1km
1.200	833 <i>μs</i>	>1km
2.400	417 μ s	900m
4.800	208 μs	300m
9.600	$104~\mu s$	152m
19.200	52 <i>μs</i>	20-40m
38.400	26 μs	10-20m
57.600	17 μs	5-10m
115.200	8,68 <i>μs</i>	2-5m
230.400	4,34 <i>μs</i>	1-2m
460.800	$2,17~\mu s$	<1m

^{*)} Es gibt unterschiedliche Angaben: Sie sind abhängig von Kabelqualität (Widerstand und Kapazität der Leitungen), Umfang der Störeinflusse, Anzahl der parallel verlegten Leitungsadern und der Einbausituationen. Es wurden typische Werte angeben, Quelle hier: Texas Instruments, www.ti.com

37/65



Baud vs. Bit/s

- Einheit Baud (auch kurz Bd) ist benannt nach J.M.E. Baudot: 1874
 Baudot-Code Fernschreiber).
- Die Einheit Baud wird für Symbolrate (Symbole/s) benutzt.
- Ein Symbol entspricht je nach Codierung unterschiedlich vielen Bits eines Datenstromes.
- Als Symbol wird bei der seriellen Übertragung verstanden:
 - a) Die gesamten Daten im Frame (z.B. ein ASCII-Symbol/ein Byte + Protokoll) oder
 - b) Ein beliebiges Bit der Übertragung
- Die Einheit Bit/s betrachtet alle übertragenen Bit (Daten und Protokoll).
- Bei der Bennennung der seriellen Bitrate findet man in der Literatur sowohl die Baud als auch Bit/s. Meist (aber nicht immer) wird das gleichbedeutend benutzt. Die Einheit Baud also im Sinne von b).
- Eindeutig ist die Bezeichnung Bit/s (manchmal Bit per sec, Bps oder bps).
 - ⇒ Bit/s ist zu bevorzugen




- Computer-Kommunikation
- 2 RS232-Standard
- **3** RS232-Frameaufbau
- 4 UART als Peripherie Modul
- 5 Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- Beispielprogramme

39/65




Synchron vs. Asynchron



gültiger Empfangszeitpunkt stabiler Bits mit Taktflanken auf zusätzlicher Taktleitung vom Sender vorgeben gültiger Empfangszeitpunkt stabiler Bits durch Protokollbits auf der Sendeleitung vorgeben



Peripheral Units: UART, USART, SSI, I2C ...





(Quad) Synchronous Serial Interface (SPI)/ InterIntegrated Circuit (I2C) Interface u.a.

Universal Synchronous <u>and</u> Asynchronous Serial Receiver Transmitter Universal Asynchronous Receiver Transmitter

41/65










UART reduzierte Ansicht




modified from Texas Instruments TM4c1294 Datasheet

Reduzierte Darstellung: nur in Gelb markierte Register für Minimalfunktion notwendig.

HAW HAMBURG

43/65

Crossbar zwischen GPIO-Port Pins und UART0-3




Die Schalter werden mit GPIO_PORT_AFSEL_R und GPIO_PORTx_PCTL_R gesetzt.

Source: Texas Instruments TM4C1294 Datasheet June 18, 2014, P. 1163



Crossbar zwischen GPIO-Port Pins und UART4-7



Die Schalter werden mit GPIO_PORT_AFSEL_R und GPIO_PORTx_PCTL_R gesetzt.

Source: Texas Instruments TM4C1294 Datasheet June 18, 2014, P. 1163

45/65



GPIO Pin Alternate Port Control GPIO_PORTx_PCTL_R

Table 10-2. GPIO Pins and Alternate Functions (128TQFP)

		Analog				igital Fu	nction (G	PIOPCTI	L PMCx B	it Field E	ncoding) ^b		
Ю	Pin	or Special Function ^a	1	2	3	4	5	6	7	8	11	13	14	15
PA0	33	-	U0Rx	I2C9SCL	T0CCP0	-	-	-	CAN0Rx	-	-	-	-	-
PA1	34	-	UOTx	I2C9SDA	T0CCP1	-	-	-	CAN0Tx	-	-	-	-	-
PA2	35	-	U4Rx	I2C8SCL	T1CCP0	-	-	-	-	-	-	-	-	SSI0C1k
			Ulri	U3CTS	I2C2SCL	-	_							1 20535
PP0	118	C2+	U6Rx	-	-	-	-	-	-	-	-	-	-	SSI3XDAT2
PP1	119	C2-	U6Tx	-	-	-	-	-	-	-	-	-	-	SSI3XDAT
PP2	103	-	U0DTR	-	-	-	-	-	-	-	-	-	USB0NXT	EPI0S29
PP3	104	-	U1CTS	U0DCD	-	-	-	-	RTCCLK	-	-	-	USB0DIR	EPI0S30
PQ4	102	-	U1Rx	-	-	-	-	-	DIVSCLK	-	-	-	-	-


Source: Modifed from Pages 743-746 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

Die Schalter werden mit GPIO_PORT_AFSEL_R und GPIO_PORTx_PCTL_R gesetzt.



GPIO Alternate Port Function Select **GPIO_PORTx_AFSEL_R**

GPIO Alternate Function Select (GPIOAFSEL)



Value Description

- The associated pin functions as a GPIO and is controlled by the GPIO registers.
- The associated pin functions as a peripheral signal and is controlled by the alternate hardware function.
 The reset value for this register is 0x0000.0000 for GPIO ports that are not listed in Table 10-1 on page 743.

AFSEL: Ein Bit selektiert die alternative digitale Funktion

Source: Texas Instruments TM4C1294 Datasheet June 18, 2014, P.771

47/65



- Computer-Kommunikation
- 2 RS232-Standard
- 3 RS232-Frameaufbau
- 4 UART als Peripherie Modul
- 5 Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- Beispielprogramme



Spezifikation des On-Chip R/C Oszillators

Table 27-19. PIOSC Clock Characteristics

Parameter	Parameter Name	Min	Nom	Max	Unit
	Factory calibration, 0 to +105°C:	-	-	±4.5%	-
	Internal 16-MHz precision oscillator frequency variance across voltage and temperature range when factory calibration is used				
F _{PIOSC}	Factory calibration, -40°C to <0°C	-	-	±10%	-
	Recalibration:	-	-	±1%	-
	Internal 16-MHz precision oscillator frequency variance when recalibration is used at a specific temperature				
T _{START}	PIOSC startup time ^a	-	-	1	μs


a. PIOSC startup time is part of reset and is included in the internal reset timeout value (T_{IRTOUT}) given in Table 27-14 on page 1831. Note that the T_{START} value is based on simulation.

Source: Texas Instruments TM4C1294 Datasheet June 18, 2014, P.1837

49/65




Main Oscillator Control SYSCTL_MOSCCTL_R





Main Oscillator Run Sleep Control Config SYSCTL_RSCLK_CFG_R



Important: When transitioning the system clock configuration to use the MOSC as the fundamental clock source, the PWRDN bit must be set in the MOSCCTL register prior to reselecting the MOSC for proper operation.

Source: Simplifed from Page 275ff of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

Die Taktquelle wird ausgewählt

Verfügbare Makros: SYSCTL_RSCLKCFG_OSCSRC_MOSC,..._PIOSC, ...

51/65




- Computer-Kommunikation
- 2 RS232-Standard
- 3 RS232-Frameaufbau
- **4** UART als Peripherie Modul
- Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- Beispielprogramme



UART Run Mode Clock Gating Control SYSCTL_RCGCUARTx_R

Universal Asynchronous Receiver/Transmitter Run Mode Clock Gating Control (RCGCUART)



Value Description

- 0 UART module x is disabled.
- Enable and provide a clock to UART module x in Run mode

Important: This register should be used to control the clocking for the UART modules.

Source: Modifed from Page 388 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

Der Takt wird für die UART x an- und abgeschaltet.

Verfügbare Makros: SYSCTL_RCGCUART_Rx

53/65



UART Control Register UARTx_CTL_R UART Control (UARTCTL)


Reset	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	CTSEN	RTSEN	reser	ved	RTS	D [*] R	RXE	TXE	.BE		HSE	EOT	SMART	SIRLP	SIRE	UARTEN
Type Reset	R/W 0	R/W 0	RO 0	RO 0	R/W 0	R/W 0	R/W 1	R/W 1	R/W 0	R 0 0	R/W 0	R/W 0	R/W 0	R/W 0	R/W 0	R/W 0
	Bit/Fie	eld N	lame		Туре	Re	set			De	scriptio	n				
(9	F	RXE)	R/W	1		Valu 1 0	ie Desc The rec The rec	eive se	ection o	f the U	ART is (ART is (ARTEN	disable	d	be set.
(8	Т	XE		R/W	1		Va 1 0	lue Des The tra The tra	ınsmit s	n ection o section	of the U	IART is JART is UART	disabl	ed.	also be set.
(0	U	JARTEN		R/W	0		V	1 T 0 T	escription he UAF he UAF	RT is en RT is di	abled sabled	Idle of t	ransmi	ission	

Source: Simplifed from Page 1188ff of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

or reception, it completes the current character before stopping.



UART Flag Register UARTx_FR_R




Source: Simplifed from Page 695-696 of Stellaris LM3S9B92 Microcontroller Data Sheet Texas Instrument

Flag TXFE zeigt den freien Sende-FIFO an, Flag RXFE zeigt den freien Empfangs-FIFO an.

55/65

UART Line Control Register UARTx_LCRH_R

UART Line Control (UARTLCRH)



Source: Simplifed from Page 1186 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

Mit dem 2-Bit-Feld WRLEN und den Bits STP2, EPS, PE wird die jeweilige Protokolloption (z.B. 7E2, 8N1, 8O1) eingestellt.



Konfiguration der Bitrate

Generierung des Transmit-Clocks und des Reveive Clocks durch Teilen des der UART zugeführten Systemtaktes *SysClk* durch den festen Wert 16 und dem Baudrate Divisor *BRD*, der wie folgt berechnet wird:

$$BRD = \frac{SysClk}{16 \cdot \text{gewünschte Bitrate}}$$

Hinweis: BRD ist als Zwischenergebnis eine rationale Zahl (Bruchzahl).

Die UART verfügt über einen Fractional Clock Divider.

Die Bitrate ist mit zwei Registern einstellbar, ein Register für den Divisor-Teil vor dem Komma (16 Bit) und ein Register für den Teil nach dem Komma (6 Bit).

 \rightarrow Integer Teil: IBRD = int(BRD)

Hinweis: int() wirkt 'abschneidend' nicht rundend!

 \rightarrow Gebrochener Teil: FBRD = int((BRD - int(BRD)) * 64 + 0.5)


Der gebrochene Teil wird damit auf einen 6 Bit Ganzzahl-Wert umgerechnet.

57/65



UART Integer Baud Rate Divisor Register UARTx_IBRD_R

UART Integer Baud-Rate Divisor (UARTIBRD)




Source: Simplifed from Page 1175 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

Mit dem 16-Bit-Feld DIVINT der ganzzahlige Teil des Bitraten-Divisors eingestellt



UART Fractional Baud Rate Divisor Register UARTx_FBRD_R

UART Fractional Baud-Rate Divisor (UARTFBRD)



Source: Simplifed from Page 1176 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014


Mit dem 6-Bit-Feld DIVFRAC wird gebrochene Teil des Bitraten-Divisors eingestellt

59/65



UART Data Register **UART**x_DR_R

UART Data (UARTDR)



Source: Simplifed from Page 1175 of Texas Instruments TM4C1294 Microcontroller Datasheet June 18, 2014

DATA zum Schreiben und Lesen des FIFO, Fehler-Status-Bits OE,BE,PE und FE nur beim Receiver



- Computer-Kommunikation
- 2 RS232-Standard
- **3** RS232-Frameaufbau
- 4 UART als Peripherie Modul
- 5 Präzise Taktquelle Quarzoszillator
- 6 Register der UART
- Beispielprogramme

61/65



Test UART Transmission 1 of 2

```
// Test serial transmission via UART6
    // The bitfield macros are available in the headerfile tm4c1294ncpdt.h
    // In CCS-Editor: place cursor at the macro and press F3
4
5
    #include <stdint.h>
6
    #include <stdio.h>
    #include "inc/tm4c1294ncpdt.h"
7
    #define BITDATA 0x54
9
                                          // testdata for transmission
10
    #define WAITLOOPLENGTH 2000
                                          // duration of a simple wait loop
11
12
13
14
    void main(void) {
15
        static volatile int i=0;
                                      // static volatile not neccessary by optimization=off
16
17
        // switch over to main quartz oscillator at 25MHz
18
         // clear MOSC power down, high oscillator range setting, and no crystal present setting
        SYSCTL_MOSCCTL_R &= ~ (SYSCTL_MOSCCTL_OSCRNG | SYSCTL_MOSCCTL_PWRDN |
19
          SYSCTL MOSCCTL NOXTAL);
20
         SYSCTL_MOSCCTL_R |= SYSCTL_MOSCCTL_OSCRNG; // increase the drive strength for MOSC
21
        {\tt SYSCTL\_RSCLKCFG\_R} = {\tt SYSCTL\_RSCLKCFG\_OSCSRC\_MOSC;} // \text{ set the main oscillator as main clock}
22
23
        SYSCTL_RCGCGPIO_R |= SYSCTL_RCGCGPIO_R13;
                                                      // enable clock for PORTP
24
        SYSCTL_RCGCUART_R |= SYSCTL_RCGCUART_R6;
                                                      // enable clock for UART6
25
         // initialize Port P
```



```
26
        // initialize Port P
        GPIO_PORTP_DEN_R \mid = 0x2;
27
                                     // enable digital pin function for PP1
                                     // set PP1 to output
28
        GPIO_PORTP_DIR_R |= 0x2;
29
        GPIO_PORTP_AFSEL_R \mid = 0x2;
                                     // switch to alternate pin function PP1
                                     // select alternate pin function PP1->U6Tx
30
        GPIO_PORTP_PCTL_R = 0x10;
31
32
        // initialize UART6
33
        UART6_CTL_R &= ~UART_CTL_UARTEN;
                                             // disable UART6 during initialization
34
35
        // initialize bitrate of 115200 bit per second
        UART6_IBRD_R = 13; // set DIVINT of BRD
36
37
        UART6_FBRD_R = 36; // set DIVFRAC of BRD
38
39
        UART6_LCRH_R = UART_LCRH_WLEN_8;
                                             // set serial format to 8N1
        UART6_CTL_R |= UART_CTL_UARTEN| UART_CTL_TXE; // re-enable UART6 for transmission
40
41
42
                                              // for ever loop
        while (1) {
43
            while(!(UART6_FR_R & UART_FR_TXFE)); // wait for flag: till transmit FIFO empty
44
            UART6_DR_R = BITDATA;
                                              // write data to transmit register
            for (i=0;i<WAITLOOPLENGTH;i++);// wait loop between frames (only for scope)
45
46
                                                // output simple activty marks at console
            printf("*\n");
47
        }
48
    }
```

63/65

HAW HAMBURG

Test UART Receiver 1 of 2

```
/// Test serial receiver via UART6
2
    // The bitfield macros are available in the headerfile tm4c1294ncpdt.h
    // In CCS-Editor: place cursor at the macro and press F3
4
5
    #include <stdint.h>
6
    #include <stdio.h>
    #include "inc/tm4c1294ncpdt.h"
7
8
9
    #define BUFFERLENGTH
                            16
                                        // length data buffer for input data
10
11
    void main(void) {
                                     // static volatile not neccessary by optimization=off
12
        static volatile int i=0;
13
        char c, buffer[BUFFERLENGTH];
14
15
        // switch over to main quartz oscillator at 25MHz
16
        // clear MOSC power down, high oscillator range setting, and no crystal present setting
        SYSCTL_MOSCCTL_R &= ~ (SYSCTL_MOSCCTL_OSCRNG | SYSCTL_MOSCCTL_PWRDN |
17
          SYSCTL MOSCCTL NOXTAL);
        SYSCTL_MOSCCTL_R |= SYSCTL_MOSCCTL_OSCRNG; // increase the drive strength for MOSC
18
        SYSCTL_RSCLKCFG_R = SYSCTL_RSCLKCFG_OSCSRC_MOSC;// set the main oscillator as main clock
19
          source
20
21
        SYSCTL_RCGCGPIO_R |= SYSCTL_RCGCGPIO_R13;
                                                      // enable clock for PORTP
22
        SYSCTL_RCGCUART_R |= SYSCTL_RCGCUART_R6;
                                                     // enable clock for UART6
23
24
        // initialize Port P
25
        GPIO_PORTP_DEN_R |= 0x1;
                                     // enable digital pin function for PPO
26
        GPIO_PORTP_DIR_R &= ~0x1;
                                     // set PPO to input
```



```
27
         GPIO_PORTP_AFSEL_R |= 0x1; // switch to alternate pin function PPO
28
         GPIO_PORTP_PCTL_R |= 0x1;
                                      // select alternate pin functions PPO->U6Rx
29
30
         // initialize UART6
31
         UART6_CTL_R &= ~UART_CTL_UARTEN;
                                               // disable UART6 during initialization
32
33
         // initialize bitrate of 115200 bit per second
         UART6_IBRD_R = 13;  // set DIVINT of BRD int 13
UART6_FBRD_R = 36;  // set DIVFRAC of BRD int(36,553)
34
35
36
         UART6_CTL_R |= UART_CTL_UARTEN | UART_CTL_RXE ; // re-enable UART6
37
38
         do{
39
         while(i < BUFFERLENGTH) {</pre>
                                               // loop while buffer not full
40
41
             while (UART6_FR_R & 0x10);
                                               // wait for flag: WHILE receive FIFO empty
42
                                                // = till a data frame are received
43
             c = UART6_DR_R;
                                                 // read byte from UART6 data register
44
             if (c == 0x04) break;
                                                // stop loop if "EOT" (End of Tramission) received
                                                // Console input for EOT = Strg+D
45
                                                // Copy byte at buffer index position i
46
             buffer[i]=c;
47
             i++;
                                                // read byte counter increment
48
                                              // repeat receiving
49
         buffer[i]=0x00;
                                            // Set 0 (Zero character) at the and of the string
50
                                           // as ususal for character-strings in c
51
         // output the received data buffer as string to console
52
         printf("\n_Content_of_Data_Buffer_\n%s\n", buffer);
53
         i=0;
54
55
         while(1); // For ever loop
56
    }
```