

# Grundkonzepte der Rechnerarchitektur

Vorlesung Mikroprozessortechnik

HAW Hamburg

29. Dezember 2017

1/63



- ① Computer-Architekturen
- ② Beispiele
- ③ Control Unit und Data Processor
- ④ Bus-Systeme
- ⑤ Adressbus
- ⑥ Adressdecoder
- ⑦ Datenbus

2/63



- 1 **Computer-Architekturen**
- 2 Beispiele
- 3 Control Unit und Data Processor
- 4 Bus-Systeme
- 5 Adressbus
- 6 Adressdecoder
- 7 Datenbus

3/63



## John von Neumann (1903-1957)




John von Neumann ca. 1940 (Quelle: Heinz-Nixdorf-Institut)

4/63



# von-Neumann-Architektur 1945




John von Neumann: First Draft of a Report on the EDVAC (auch Princeton Architektur)

5/63



# Harvard-Architektur




An der Harvard University entstand ebenfalls 1945-1946 ein anderes Konzept)

6/63



# Erweiterte Harvard-Architektur




7/63

Die Harvard-Architektur wurde für ladbaren Programcode modifiziert.



# Moderne Harvard-Architektur




8/63


Die Trennung von Code und Datenspeicher lässt besonders vorteilhaft schnelle Zwischenspeicher zu (Caches).




# Harvard-Architektur in digitalen Signalprozessoren (DSP)



## Harvard-Architektur in DSP-Systemen mit separaten Speichern und Bussystemen auf dem Chip



# Die Von-Neumann-Architektur hat ein Bus-System




Die von-Neumann-Architektur nutzt ein Bus-System im Multiplex-Betrieb für Code und Daten. Programmcode und Daten sind in einem gemeinsamen Speicher abgelegt.

11/63



# Die Harvard-Architektur hat zwei Bus-Systeme




Die Harvard-Architektur nutzt getrennte Bus-Systeme für Code und Daten. Programmcode und Daten sind in getrennten Speichern abgelegt.

12/63



# Von-Neumann-Bottleneck



Der Von-Neumann-Bottleneck entsteht durch den Transfer von Daten und Code nacheinander über den Bus (Engpass).

13/63




- 1 Computer-Architekturen
- 2 Beispiele**
- 3 Control Unit und Data Processor
- 4 Bus-Systeme
- 5 Adressbus
- 6 Adressdecoder
- 7 Datenbus

14/63



# Moderne PC-Architektur



Die Firma Intel prägt die Konzepte heutiger PC-Systeme: x86-Architekturen

16/63




## Chipsatz eines Mobiltelefons


32-Bit ARM9-Processor

Digital Signal Processor OAK


Ext. ROM/RAM



ASIC for Baseband, Control I/O & Multimedia application



Int. Power mgmt. and Audio PA



Infineon RF-Chip Radio frequency Circuits

18/63

15.06.2006

13






- 1 Computer-Architekturen
- 2 Beispiele
- 3 Control Unit und Data Processor**
- 4 Bus-Systeme
- 5 Adressbus
- 6 Adressdecoder
- 7 Datenbus

20/63



## Control Unit und Data Processor




Die Control Unit wählt die Funktion der Arithmetic Logic Unit (ALU) aus = Operation. Die Operanden werden in der ALU verarbeitet.

21/63



# Control Unit und Data Processor




Die Operanden und das Resultat werden im General Purpose Registern des DP gespeichert.

Die Statusinformation steht der CU zur Verfügung.

22/63



## CPU Register Set der ARM Cortex Architektur




23/63



# Statusregister mit einigen Flags

PSR= Program Status Register



Nach jedem Maschinen Befehl (Machine-Level-Instruction) wird das Statusregister aktualisiert

Bit Flag

31 **N**egative-Flag (Negative, negatives Ergebnis eines Vergleiches)

30 **Z**ero-Flag (Zero, Ergebnis 0 einer arth./log. Operation)

29 **C**arry-Flag (Carry, vorzeichenloser Übertrag bei Addition,  
kein Übertrag bei Subtraktion)

28 **V**-Flag (Overflow, vorzeichenbehafteter Überlauf)

Hinweis: Carry/Übertrag kann zum "Weiterrechnen" (mit besonderen, langen Rechenfunktionen in SW) genutzt werden, Overflow/Überlauf nicht !

24/63




- 1 Computer-Architekturen
- 2 Beispiele
- 3 Control Unit und Data Processor
- 4 Bus-Systeme**
- 5 Adressbus
- 6 Adressdecoder
- 7 Datenbus

25/63




# Bus-System als zentrale Schnittstelle im Von-Neumann-Konzept



26/63



## Informationsflüsse



Data Bus: Informationen von der CPU ausgehend und zur CPU laufend


Address Bus: Adressinformationen unidirektional von CPU ausgehend

Control Bus: Zusammenfassung von Leitungen mit unabhängigen Aufgaben

27/63




# Bus-Strukturen



28/63 Konzept des Busses: Alle Module sind an die Leitungen angeschlossen  
Informationen werden von der Quelle an alle Module des System verteilt  
jedoch dort nur genutzt, wenn ein Modul als Ziel aktiviert wird



## Speicher-Module und I/O-Einheiten



- 1 Computer-Architekturen
- 2 Beispiele
- 3 Control Unit und Data Processor
- 4 Bus-Systeme
- 5 Adressbus**
- 6 Adressdecoder
- 7 Datenbus

30/63



## Adressbus


- Eine Adresse besteht aus 32 Bit und adressiert ein Byte. <sup>1</sup>
- Namen der Adressleitungen A31 bis A0
- Der Adressbus wird in nur **einer** Richtung genutzt:
- Richtung: **von der CPU**  
**zum Speichermodul x**  
oder  
**zum I/O-Modul**
- Adressiert werden Speicherzellen oder Peripherieregister
- Nach einer gesendeten Adresse werden vom Datenbus 32 Bit von dieser Adresse geliefert (Memory-Read).
- Nach einer gesendeten Adresse werden an den Datenbus 32 Bit geschrieben, die an dieser Adresse gespeichert werden (Memory-Write).

---

<sup>1</sup>Alle Angaben beziehen sich hier auf ARM-Cortex-Systeme




# Adressen werden an alle Module gesendet



Eine Adresse wird im Broadcast von der CPU an den Bus gesendet. Alle Module empfangen die Adresse, aber stets nur ein Modul (bzw. eine Speicherstelle oder Register) wird adressiert




## Der Adressbus verbindet CPU und Speicherchips



Der Adressbus besteht aus parallelen Leitungen von der CPU zu den Speicherchips



# Decodieren der Adressen aktiviert Module




Adressdecoder entscheiden über die Aktivierung der Module anhand der Adresse oder eines Teil des Adresse davon.

34/63



## Adressdecoder entscheiden über die Auswahl (1)




35/63






## Adressdecoder entscheiden über die Auswahl (2)



36/63




## Adressdecoder entscheiden über die Auswahl (3)



37/63



# Adressdecoder entscheiden über die Auswahl (4)



38/63




## Beispiel 1: CPU und zwei Speicherchips

- CPU gibt Adressen mit 32 Adressbits aus:
  - ~  $2^{32}$  Speicherplätze ~ 4 G Address Space
  - ~  $2^{32}$  Speicherplätze je 1 Byte ~ 4 GB max. Kapazität möglich
- Speicherchip 0 hat Adressleitungen mit 31 Adressbits:
  - ~  $2^{31}$  Speicherplätze ~ 2 G Address Space
  - ~  $2^{31}$  Speicherplätze je 1 Byte ~ 2 GB Kapazität
- Speicherchip 1 hat Adressleitungen für 31 Adressbits:
  - ~  $2^{31}$  Speicherplätze ~ 2 G Address Space
  - ~  $2^{31}$  Speicherplätze je 1 Byte ~ 2 GB Kapazität

39/63



# Beispiel 1: Auswahl der Speicherchips erfolgt mit A31




Die Auswahl erfolgt mit der "freien" Leitung A31, welche nicht an die Adress-Eingänge der Chips angeschlossen ist, weil die Chips jeweils nur 31 Adress-Eingänge besitzen.

40/63



# Beispiel 1: Auswahl des Chip 0 durch A31 = '0'




Die Auswahl erfolgt Adressleitung A31. Hat die Stelle A31 den Wert 0 in der Adresse, dann wird  $\overline{CS}_0$  auf 0 gesetzt und der Chip 0 selektiert.

41/63



## Beispiel 1: Auswahl des Chip 1 durch $A_{31} = '1'$




Die Auswahl erfolgt Adressleitung  $A_{31}$ . Hat die Stelle  $A_{31}$  den Wert 1 in der Adresse, dann wird  $\overline{CS}_1$  auf 0 gesetzt und der Chip 1 selektiert.

42/63



## Adressräume CPU und Speicherchips



Die Adressdecoder entscheiden über die Aktivierung der Module anhand des "freien Teils" der Adresse. Meist wird "negative Logik" für das Chip-Select Signal verwendet, dies Chips werden mit dem Wert 0 selektiert. Man schreibt dann  $\overline{CS}_0$ ,  $\overline{CS}_1$  usw. .



- 1 Computer-Architekturen
- 2 Beispiele
- 3 Control Unit und Data Processor
- 4 Bus-Systeme
- 5 Adressbus
- 6 Adressdecoder**
- 7 Datenbus

44/63




## Beispiel 2: CPU und zwei Speicherchips

- CPU gibt Adressen mit 32 Adressbits aus:  
     $\leadsto 2^{32}$  Speicherplätze  $\leadsto$  4 G Address Space
- Speicherchip 0 hat Adressleitungen mit 30 Adressbits:  
     $\leadsto 2^{30}$  Speicherplätze  $\leadsto$  1 G Address Space
- Speicherchip 1 hat Adressleitungen für 30 Adressbits:  
     $\leadsto 2^{30}$  Speicherplätze  $\leadsto$  1 G Address Space

45/63




# Adressdecoder Beispiellösung 1 (A30 selektiert)



46/63




# Adressdecoder Beispiellösung 1 (A30 selektiert)



47/63



# Adressdecoder Beispiellösung 1 (A30 selektiert)




Durch die unvollständige Decodierung (A31 wird nicht einbezogen) entstehen 'Spiegel' der Chips im Adressraum. Der Effekt wird Mirroring genannt. Damit wird eine Speicherstelle unter mehreren Adressen erreichbar.

48/63



# Adressdecoder Beispiellösung 2 (A31 selektiert)




49/63

32 Bit wide Address Bus



## Adressdecoder Beispiellösung 2 (A31 selektiert)




50/63

32 Bit wide Address Bus



## Adressdecoder Beispiellösung 2 (A31 selektiert)




Auch durch diese unvollständige Decodierung (A30 wird nicht einbezogen) entstehen wieder 'Spiegel' der Chips im Adressraum.

51/63





# Adressdecoder Beispiellösung 3 (A31 und A30 selektieren gemeinsam)




52/63

32 Bit wide Address Bus



# Adressdecoder Beispiellösung 1 (A31 und A30 selektieren)




Alle Adressbits werden genutzt: A31 und A30 für die Decoder und der Rest für Adresseingänge die Chips. Durch diese vollständige Decodierung entstehen keine 'Spiegel' der Chips im Adressraum. Jede Speicherstelle hat nur eine Adresse, aber es gibt unbelegte Lücken.

53/63



# Quizfrage: Schließen der Lücke in der Addressmap ?




Aufgabe: "Verschieben" der Position des Chip 0 bis an den Chip 1, damit die Lücke in der Adressbelegung geschlossen wird.

54/63



# Quizfrage: Schließen der Lücke?




Nutzen Sie einige der links unten 'bereitgestellten' Gatter für einen Adressdecoder.

55/63




# Lösung der Quizfrage



56/63

## Adressdecoder: Chip0 und Chip2 ohne Lücke



Die Lücke ist nun an Anfang des Adressraums verschoben. Die Chips befinden sich am Ende.

Das ist ungünstig für die Software, weil die meisten Systeme dort bestimmte Programmteile erwarten. Überlegen Sie bitte selbstständig, wie Sie die Chips an den Anfang und Lücke an das Ende des Adressraums bringen können,

57/63

- 1 Computer-Architekturen
- 2 Beispiele
- 3 Control Unit und Data Processor
- 4 Bus-Systeme
- 5 Adressbus
- 6 Adressdecoder
- 7 Datenbus**

58/63



## Datenbus


- Namen der Datenleitungen D31 bis D0 <sup>2</sup>
- Der Datenbus wird in **zwei** Richtungen genutzt (bidirektional):  
Diese Richtung wird umgeschaltet:
  1. Richtung "Write" von der CPU  
⇒ zum Speichermodul x  
oder  
⇒ zum I/O-Modul
  2. Richtung "Read"  
vom Speichermodul x  
oder  
vom I/O-Modul  
⇒ zur CPU

---

<sup>2</sup>Alle Angaben beziehen sich hier auf ARM-Cortex-Systeme mit einer Datenbusbreite von 32 Bit.




# Der Datenbus wird bidirektional benutzt



60/63




## Signalrichtungen auf Leitungen und Bussen: unidirektional und bidirektional



61/63




# Tristate Bustreiber am Interface zwischen Chip/Module und dem Datenbus



62/63



## Die Richtung des Datenbus wird durch genau eine Leitung auf dem Controlbus umgeschaltet



Lese/Schreib-Umschaltung durch die CPU auf der Leitung  
des Controlbus  $WR/\overline{RD}$  (oder bei anderen Typen  $\overline{WR}/RD$ )

63/63

