Analog Digital Converter (ADC)

Vorlesung Mikroprozessortechnik

HAW Hamburg

4. Januar 2018



- 1 Analoge Werte und digitale Repräsentation
- 2 Umsetzungsmethoden
- 3 ADC im Controller TM4C1294
- 4 Beispiel: Einfache ADC-Funktion
- 5 FIFO des ADC
- **6** Triggerfunktionen des ADC
- Beispiel: Selftriggered ADC, Two Channels, Averaging

- Analoge Werte und digitale Repräsentation
- 2 Umsetzungsmethoden
- 3 ADC im Controller TM4C1294
- 4 Beispiel: Einfache ADC-Funktion
- 5 FIFO des ADC
- Triggerfunktionen des ADC
- Beispiel: Selftriggered ADC, Two Channels, Averaging



Analogwerte und digitale Darstellung

Enviroment = Technical System:

Analog Voltages are
Functions of "Realtime"

U=f(t)

Voltages are:
- Output of Sensors
- Input to Actuators

Time


Processor System:
Internal Representation as
Digital Values in Time Indexed Order

U'=f'(t')

Analog Digital Conversion = ADC



Analogwerte zu digitaler Repräsentation konvertieren



5/62

Digitale Repräsentation in Analogwerte konvertieren








Abbildung reeller Analogwerte auf ein "Raster" von ganzzahligen Werten und diskreter Zeitpunkte

Mapping Voltages to Digital Values



7/62

Abbildung von ganzzahligen Werten und diskreter Zeitpunkte auf reelle Analogwerte



Analog-to-Digital Conversion

Amplitude: Quantisierung

i.d.R. lineare Abbildung auf 2^n Werte

 $U_{max} = Fullscale Value: U_{max}/2^n = 1 LSB, U_{max}$ häufig auch U_{ref}

Zeit: Diskretisierung

i.d.R. äquidistante Abbildung im zeitlichen Abstand Δt auf potentiell ∞ Abtastzeitpunkte


 $\Delta t = \mathsf{Sampling}$ - oder Conversion Time, $\frac{1}{\Delta t}$ Samplingrate

- Die wichtigsten Parameter eines ADC bilden stets ein Paar:
- 1) n Bit Resolution [ohne Einheit]
- 2) $\frac{1}{\Delta t}$ Samplingrate [in (k,M)Samples p. Second oder Hz, kHz, MHz]

9/62



Fehler der Abbildungen: Quantisierungs- und Diskretisierungsfehler




Time: Sampling

=> Most algorithms require equidistant sampling => Array indexing fits to an equistant "timeindex"

Values: Quantization => Most A/D converters support 2ⁿ equistant steps (n typ. 8-20) => often fitted to datatypes (byte, word ...)



Kleinstmöglicher systematischer Quantisierungs-Fehler = 1/2 LSB



11/62



Quiz

- Geben Sie die Quantisierung / Samplingrate von ADC's an:
- Telefon -Sprachübertragung:

Resolution =

 ${\sf Samplingrate} =$

Frequenzband =

• High-End Audio - Wiedergabe:

Resolution =

Samplingrate =

Frequenzband =

Digital Oszilloskop:

Resolution =

Samplingrate =

Frequenzband =

Quiz

- Geben Sie die Quantisierung / Samplingrate von ADC's an:
- Telefon-Sprachübertragung:

Resolution = 8 Bit

 $\mathsf{Samplingrate} = 8 \; \mathsf{kSPS}$

Frequenzband = typ. 100Hz-3kHz

High-End-Audio - Wiedergabe:

Resolution = 16 Bit, max. 24 Bit

Samplingrate = 44 oder 48 kSPS (max. 96 kSPS)

Frequenzband = 20Hz- ca. 20 kHz Bandbreite

Digital Oszilloskop:

Resolution = 8 Bit (ohne zus. Signalverarbeitung)

Samplingrate = mehrere 100 MSPS (max. 1-5 GSPS)

Frequenzband = mHz bis typ. mehrere hundert MHz (max. wenige GHz)



- Analoge Werte und digitale Repräsentation
- 2 Umsetzungsmethoden
- 3 ADC im Controller TM4C1294
- **4** Beispiel: Einfache ADC-Funktion
- 5 FIFO des ADC
- **6** Triggerfunktionen des ADC
- Beispiel: Selftriggered ADC, Two Channels, Averaging

Typische Umsetzungsmethoden und Parameter


Method	Direct / Pipeli-	Successive Ap-	Sigma-Delta
	ned /Flash	proximation	
resolution	low (8-14 bit)	average (8-18	high (16-24 bit)
		bit)	
conversion rate	very high	medium to high	low to medium
	up to 500 MHz	up to 1 MHz	1 Hz - 100 kHz
power dissipation	very high	medium to high	low to medium
	up to 3 W	1-200mW	0.2 - 10m

The Data Conversion Handbook, edited by Walt Kester (Newnes, 2005), free download $\frac{\text{http://www.analog.com/library/analogdialogue/archives/39-06/data_conversion_handbook.html}$

HAW HAMBURG

15/62

Successive Approximation als ADC Grundprinzip





Komponenten des Successive Approximation ADC

- Das Sample-and-Hold-Glied hält den Spannungswert V_{in} während der Umsetzung fest. Spannungsverlust des Kondensators $\ll V_{lsb}$ (dt. U_{lsb})
- ullet Der Comparator gibt eine logische '1' aus, wenn $V_{\textit{DAC}} < V_{\textit{in}}$

Er gibt eine logische '0' aus, wenn $V_{DAC} > V_{in}$.

 $V_{DAC} = V_{in}$ ist praktisch ausgeschlossen, der Comparator entscheidet immer.

- Das Successive Approximation Register = SAR gibt den Eingangswert des DAC vor. Am Ende wird das Umsetzungsergebnissaus dem SAR in das Final-Result-Register ausgelesen.
- Der Digital Analog Converter setzt den SAR um. Er bezieht sich auf V_ref.
- Die Digitale Logik ändert in n Schritten die n Bitwerte im SAR einzeln nacheinander. MSB ⇒ LSB.


Anfangs-Vorgabe an den DAC MSB = '1' Rest '0'.

Der Bit-Eintrag im SAR nach jedem Schritt ist das Ergebnis des Comparators.

17/62




SAR-Conversion Beispiel I






SAR-Conversion Beispiel II



19/62


SAR-Conversion Beispiel III








SAR-Conversion Beispiel IV




SAR-Conversion Beispiel V






SAR-Conversion Beispiel VI




SAR-Conversion Beispiel VII





SAR-Conversion Beispiel VIII



25/62


HAW HAMBUR


SAR-Conversion 5Bit Auflösung Beispiel

5 Bit ADC	Vref/32 Vre	Vref/32 Vref/32(Dec)		SAR (Hex)	SAR(Bin)	
Vref		1,00000				
Vref-V(LSB)	31/32	0,96875	31	0x1F	11111	
	30/32	0,93750	30	0x1E	11110	
	29/32	0,90625	29	0x1D	11101	
	28/32	0,87500	28	0x1C	11100	
	27/32	0,84375	27	0x1B	11011	
	26/32	0,81250	26	0x1A	11010	
	25/32	0,78125	25	0x19	11001	
3/4*Vref-Vlbs	24/32	0,75000	24	0x18	11000	
	23/32	0,71875	23	0x17	10111	
	22/32	0,68750	22	0x16	10110	
	21/32	0,65625	21	0x15	10101	
	20/32	0,62500	20	0x14	10100	
	19/32	0,59375	19	0x13	10011	
	18/32	0,56250	18	0x12	10010	
	17/32	0,53125	17	0x11	10001	
1/2*Vref-Vlsb	16/32	0,50000	16	0x10	10000	
	15/32	0,46875	15	0x0F	01111	
	14/32	0,43750	14	0x0E	01110	
	13/32	0,40625	13	0x0D	01101	
	12/32	0,37500	12	0x0C	01100	
	11/32	0,34375	11	0x0B	01011	
	10/32	0,31250	10	0x0A	01010	
	9/32	0,28125	9	0x09	01001	
1/4*Vref-Vlsb	8/32	0,25000	8	0x08	01000	
	7/32	0,21875	7	0x07	00111	
	6/32	0,18750	6	0x06	00110	
	5/32	0,15625	5	0x05	00101	
	4/32	0,12500	4	0×04	00100	
	3/32	0,09375	3	0x03	00011	
	2/32	0,06250	2	0x02	00010	
Vlsb	1/32	0,03125	1	0x01	00001	
0	0/32	0,00000	0	0x00	00000	



SAR-Conversion Arbeitsblatt






27/62



SAR-Conversion Arbeitsblatt Lösung






- Analoge Werte und digitale Repräsentation
- 2 Umsetzungsmethoden
- ADC im Controller TM4C1294
- Beispiel: Einfache ADC-Funktion
- 5 FIFO des ADC
- **6** Triggerfunktionen des ADC
- Beispiel: Selftriggered ADC, Two Channels, Averaging

29/62




Analog Pins





Analog Pin Function



Quelle: L. Leutelt, Vorlesungsunterlagen


31/62

ADC im TM4C1294

- Zwei separate ADC-Module ADC 0 und ADC 1
- 20 analoge Eingangsleitungen AIN0-AIN20- 2 im Labor vorbereitet an PE0 und PE1
 - mit Multiplexer-Schaltungen zu den ADC Modulen ADC0 und ADC1
- Ausgabepuffer nach dem FIFO Prinzip (First In First Out) speichern die Ausgabe Werte bis zum Lesen durch SW
- Sample Sequencer steuern:
 - welche Eingangsleitungen AINx vom ADC gelesen werden (max. 8) in welcher Reihenfolge die Eingangsleitungen AINx vom ADC gelesen werden
- Control/Status Blöcke steuern die Sample Sequencer



Blöcke des ADC



Quelle: L.Leutelt, Vorlesungsunterlagen

33/62



Sample Sequencer der ADC-Module

 Vier Sample Sequencer steuern die ausgelesenen analogen Eingangsleitungen.

Sequencer	Anzahl der Samples	Tiefe des FIFO
SS3	1	1
SS2	max. 4	4
SS1	max. 4	4
SS0	max. 8	8

• Die Konfiguration erfolgt in den Registern ADCx_SSMUXn_R und ADCx_SSCCTLn_R (x=0,1 und n=0,1,2,3)

Beispielkonfiguration für SS0:

Sample 7	Sample 6	Sample 5	Sample 4	Sample 3	Sample 2	Sample 1	Sample 0
-	-	AN0	AIN3	AN2	AN0	AN14	AN11

Hinweise: Sequenzen können vorzeitig enden, Wiederholungen sind erlaubt (Hier: AN0 wird wiederholt, Sample 7 und 6 nicht in der Sequenz)



FIFO Zwischenspeicher der ADC-Module

• Vier FIFO werden durch Sample Sequencer gesteuert.

Beispiel einer FIFO-Belegung gemäß vorheriger Konfiguration für SS0:

FIFO Pos.7	FIFO Pos.6	FIFO Pos.5	FIFO Pos.4	FIFO Pos.3	FIFO Pos.2	FIFO Pos.1	FIFO Pos.0
-	-	AIN0	AIN3	AN2	AIN0	AIN14	AIN11

FIFO Pos.0 ist hier zu zuerst beschrieben worden und wird zuerst gelesen.

 Die Software liest aus dem Register ADCx_SSFIFOn_R (x=0,1 und n=0,1,2,3)

die Werte aus dem FIFO nacheinander aus.


- Jedes Lesen durch SW entfernt einen g
 ültigen Wert aus dem FIFO.
- Jede abgeschlossene AD-Conversion schreibt einen neuen g
 ültigen Wert in den FIFO.

35/62



Registerkonfiguration der Sample Sequencer (I): $ADCx_SSMUXn_R(x=0,1; n=0,1,2,3)$

 Die in die Sequenz ausgewählten Eingangsleitungen werden in die Bitfelder des Registers eingetragen.




MUX0 wird zuerst genutzt, MUX7 oder eine als letzte bestimmte Leitung sind das letzte Input in der Sequenz. Die äquivalenten Register für SS1, SS2, SS3 haben gleichartige Bitfelder, jedoch weniger.



Registerkonfiguration der Sample Sequencer (II): $ADCx_SSCTLn_R(x=0,1; n=0,1,2,3)$

• Das Ende der Sequenz aus ausgewählten Eingangsleitungen wird durch Setzen des Bit ENDm(m=0,...,7) in den 8 Bitfelder des Registers eingetragen.




Weitere Bits siehe Datasheet S. 654

37/62



Ausgabedaten Register des FIFO der Sample Sequencer: ADCx_SSFIFOn_R(x=0,1; n=0,1,2,3)

- Das Bitfeld DATA enthält DATEN (10bit), die der FIFO zur Ausgabe bereithält, falls dieses der Fall ist.
- Das Register ist Read-Only und Read-Sensitiv, nach jedem Lesen wird das Register automatisch von HW neu geladen, wenn Werte im FIFO sind.



Read-Only and Read-Sensitive: Automatic Update from FIFO




Flag-Register des FIFO der Sample Sequencer:

 $ADCx_SSFSTATn_R(x=0,1; n=0,1,2,3)$

- Das Register enthält die Flags des FIFO Zwischenspeichers.
- Das Flag Empty (= 1!) zeigt einen leeren FIFO an.
- Die SW kann bei Empty = 0 Daten auslesen.
- ullet Das Flag FULL (= 1 !) zeigt einen vollständig gefüllten FIFO an.
- Die SW muss auslesen, damit wieder (gültige) Daten eingespeichert werden können. Sonst Überlauffehler.
- Head und Tail sind die internen Zeiger des FIFO.






39/62

Auswahl des (der) aktiven Sample Sequencer: $ADCx_ACTSSn_R(x=0,1; n=0,1,2,3)$

- In diesem Register ist das Freigeben (active) oder Abschalten (not active) der vier Sample Sequencer möglich.
- Während der Konfiguration müssen die Sample Sequencer deaktiviert sein.








Starten der ADC Conversion des (der) Sample Sequencer: ADCx_PSSIn_R(x=0,1; n=0,1,2,3)

- In diesem Register werden die ADC-Funktion für die Sample Sequencer gestartet (to initiate).
- Die Bits werden nach dem Start sofort automatisch von der HW gelöscht.
- Das Bit GSYNC erlaubt den gleichzeitigen Start von Sequenzern im ADC0 und ADC1 Modul

ADC Processor Sample Sequence Initiate (ADCPSSI)





- Analoge Werte und digitale Repräsentation
- 2 Umsetzungsmethoden
- 3 ADC im Controller TM4C1294
- 4 Beispiel: Einfache ADC-Funktion
- 5 FIFO des ADC
- **6** Triggerfunktionen des ADC
- Beispiel: Selftriggered ADC, Two Channels, Averaging

Simple ADC Example 1 of 2

```
// Simple ADC Testprogram: one channel + single conversion in a SW loop
3
     #include <stdint.h>
     #include "stdio.h"
 4
5
     #include "inc/tm4c1294ncpdt.h"
6
7
     #define ADC_VREF
                          3300.0 // voltage on V_REF+ pin in mV
                          (ADC_VREF / 4095) // V_LSB voltage in mV
8
     #define V_LSB
9
                          ((4.70 + 9.137) / 9.137 * V_LSB)
     #define V_COEFF
10
     // LSB voltage in mV, since resistive voltage divider is used,
11
     // ADC input impedance assumed as constant => data sheet 1862ff.
12
13
     int main(void) {
14
     unsigned int ADCoutput, wt;
15
    // Clock switch on AIN3 of ADC0 ... Pin is PE(5)
SYSCTL_RCGCGPIO_R |= 0x00000010; // Clock Port E enable
16
17
18
    SYSCTL_RCGCADC_R
                        |= 0x1; wt++;// Clock ADC0 enable set
19
20
     // Magic code for start the ADC Clocking
21
     // => see tm4c1294ncpdt Datasheet, 15.3.2.7 ADC Module Clocking
22
     SYSCTL_PLLFREQO_R |= SYSCTL_PLLFREQO_PLLPWR; // power on the PLL
23
     while(!(SYSCTL_PLLSTAT_R & SYSCTL_PLLSTAT_LOCK)); // wait till PLL has locked
24
     ADC0\_CC\_R = 0x01 ;
                             wt++; // select PIOSC (internal RCOsc) as ADC analog clock
     SYSCTL_PLLFREQO_R &= ~SYSCTL_PLLFREQO_PLLPWR; // power off the PLL (s. above)
25
```

43/62



Simple ADC Example 2 of 2

```
// end of magic code ...
26
27
     // Prepare Port Pin PEO as AIN3
28
     GPIO_PORTE_AHB_AFSEL_R |=0x01; // PEO Alternative Pin Function enable
29
     {\tt GPIO\_PORTE\_AHB\_AMSEL\_R~|=0x01;~//~PE0~Analog~Pin~Function~enable}
30
     GPIO PORTE AHB DEN R &=~0x01; // PEO Digital Pin Function DISABLE
31
32
     GPIO_PORTE_AHB_DIR_R &=~0x01; // Allow Input PE0
33
                         &= ^{\circ}0x0F; // disable all 4 sequencers of ADC 0
34
     ADC0_ACTSS_R
     ADC0\_SSMUX0\_R = 0x00000003; // Sequencer 0 channel AIN3 only no mux
35
     ADC0_SSCTL0_R |=0x00000002; // Set "END=0" sequence length 1 (one sample sequence)
36
37
     ADC0 CTL R
                     =0x0;
                                  // V_REF = Vdda 3.3V ... if Bit0 is clear
38
     ADC0_ACTSS_R |= 0x01; // enable sequencer 0 of ADC 0
39
     while (1)
40
41
     ADC0_PSSI_R|=0x01; // Start ADC0
42
     while(ADCO_SSFSTATO_R & 0x000000100); // wait for FIFO (inverted) Flag "EMPTY = False"
43
       ADCoutput=(unsigned long) ADC0_SSFIF00_R; // Take avalue from FIF0 output
44
       // Calculate Output in mV with respect to voltage divider 5:3 in the Lab
45
       printf("0x%3x=%4d_(dec)_==>_%04d_[mV]_\n", ADCoutput, ADCoutput, (int) ( ADCoutput *
          V_COEFF + 0.5));
46
     }
47
    }
```




- Analoge Werte und digitale Repräsentation
- 2 Umsetzungsmethoden
- 3 ADC im Controller TM4C1294
- 4 Beispiel: Einfache ADC-Funktion
- 5 FIFO des ADC
- **6** Triggerfunktionen des ADC
- Beispiel: Selftriggered ADC, Two Channels, Averaging

45/62




FIFO des ADC 'non empty' + read I



Quelle L. Leutelt modifiziert



FIFO des ADC 'non empty' + read II




Quelle L. Leutelt modifiziert

47/62

HAW HAMBUR


FIFO des ADC 'non empty' + read III



Quelle L. Leutelt modifiziert



FIFO des ADC 'empty' + read IV




Quelle L. Leutelt modifiziert

49/62




FIFO des ADC 'non empty' + write V



Quelle L. Leutelt modifiziert



FIFO des ADC 'non empty' + write VII




Quelle L. Leutelt modifiziert

51/62

HAW HAMBUR

FIFO des ADC 'non empty' + write VIII



Quelle L. Leutelt modifiziert




... USW. ...



53/62

FIFO des ADC 'full empty' + write blocked IX




Quelle L. Leutelt modifiziert



- Analoge Werte und digitale Repräsentation
- 2 Umsetzungsmethoden
- 3 ADC im Controller TM4C1294
- 4 Beispiel: Einfache ADC-Funktion
- 5 FIFO des ADC
- Triggerfunktionen des ADC
- Beispiel: Selftriggered ADC, Two Channels, Averaging

55/62

Trigger Quellen ADC







Auswahl der Trigger Quelle des (der) Sample Sequencer(s): ADCx_EMUX_R(x=0,1)

- In diesem Register wird die Trigger-Quelle gewählt.
- Für jeden Sequenzer SSn ein Bitfeld von 4 Bit Breite: SS3= Bit[15:12], SS2=Bit[11:8], SS1=Bit[7:4], SS0=Bit[3:0]
- Einträge dort (Auswahl): $0 \times 0 = SW$ -Triggered, 0×1 - 0×3 Analog Comparator 0-2, 0×4 Extern GPIO Triggered PB4, ..., $0 \times FF$ Selftriggered by ADC


ADC Event Multiplexer Select (ADCEMUX)



57/62

HAW HAMBUR

Zeitverhalten ADC und SW zeitlich (etwas) entkoppelt



Software Read and Processing



- Analoge Werte und digitale Repräsentation
- 2 Umsetzungsmethoden
- 3 ADC im Controller TM4C1294
- Beispiel: Einfache ADC-Funktion
- 5 FIFO des ADC
- **6** Triggerfunktionen des ADC
- Beispiel: Selftriggered ADC, Two Channels, Averaging



```
// Two Channel ADC selftriggered, continuously running, FIFO empty, full and overfull
     // Try different behavior by uncommenting a single ADCO_SAC_R value, line 41ff.
     // For experimental test set PEO to GND and PE1 to Vdd
4
     #include <stdint.h>
5
     #include "stdio.h"
     #include "inc/tm4c1294ncpdt.h"
7
     #define MAXARRAY 20 // Block length of sampling
9
    void main(void)
10
11
         int i,j,k, wt; // Loop counter variables, aux. variable for waiting
12
         int result1[MAXARRAY], result2[MAXARRAY]; // ADC results 2 channels
13
14
         // Port and ADC Clock Gating Control
         // Clock switch on AIN3 of ADC0 ... Pin is PE0
SYSCTL_RCGCGPIO_R |= 0x00000018; // Clock Port E + D enable
SYSCTL_RCGCADC_R |= 0x1; wt++;// Clock ADC0 enable set
15
16
17
18
19
         // Magic code for start the ADC Clocking
20
         // => see tm4c1294ncpdt Datasheet, 15.3.2.7 ADC Module Clocking
                                                              // power on the PLL
21
         SYSCTL_PLLFREQ0_R |= SYSCTL_PLLFREQ0_PLLPWR;
22
          while(!(SYSCTL_PLLSTAT_R & SYSCTL_PLLSTAT_LOCK)); // wait till PLL has locked
          ADC0\_CC\_R = 0x01;
23
                                   wt++; // select PIOSC (internal RCOsc) as ADC analog clock
24
         SYSCTL_PLLFREQO_R &= ~SYSCTL_PLLFREQO_PLLPWR;
                                                              // power off the PLL (s. above)
25
         // end of magic code ...
26
27
          GPIO_PORTE_AHB_AFSEL_R|= 0x03;
                                               //PE0+PE1 alternative function select
          GPIO_PORTE_AHB_AMSEL_R|= 0x03;
                                               //PE0+PE1 analog function selecttitle
```



```
29
                                  &=~0x03; // PE0+PE1 digital pin function DISABLE
          GPIO PORTE AHB DEN R
30
          GPIO_PORTE_AHB_DIR_R
                                  &=~0x03; // Allow input PE0+PE1 (AIN3+AIN2)
31
32
          // for timing debug only
                                      = 0x03;
33
          GPIO_PORTD_AHB_DEN_R
                                                  // PD1 und PD0 digital enable
34
          GPIO PORTO AHB DIR R
                                      = 0x03:
                                                  // PD1 und PD0 output direction enable
35
36
          // ADC init
37
          ADC0_ACTSS_R
                                 0xF0;
                                           // all sequencers off
                           &=
                           |=0x00000032;
38
          ADC0_SSMUX0_R
                                           // Sequencer 3 channel AIN3 (PE3) and AIN2 (PE1)
                           |=0x00000020;
39
                                          // Sequencer END1 set sequence Length= 2
          ADC0 SSCTL0 R
40
          ADC0_CTL_R=0x10;
                                           // 3,3 V external V_ref
41
          //ADC0_SAC_R=0x0;
                             // No averaging of samples in HW
                             // Averaging of 2 samples in HW
// Averaging over 4 samples in HW
42
          //ADC0_SAC_R=0x1;
43
          //ADC0 SAC R=0x2;
            ADC0_SAC_R=0x3; // Averaging over 8 samples in HW
45
          //ADC0_SAC_R=0x4; // Averaging over 16 samples in HW
46
          //ADCO_SAC_R=0x5; // Averaging over 32 samples in HW
47
          //ADC0_SAC_R=0x6;
                             // Averaging over 64 samples in HW
48
                                         // continuoulsy sample enable (selftrigger seq. 0)
          ADC0_EMUX_R
                          |=0x000F;
49
50
    while(1)
          ADC0_ACTSS_R
51
                                 0xF0;
                           &=
                                           // all sequencers off
52
          printf("Measurement_block_starts_now\n");
53
                                        // sequencer 0 on
          ADC0_ACTSS_R
                          |=0x01;
54
          for (j=0; j<MAXARRAY; j++)</pre>
55
```

61/62

ADC Selftriggered Two Channels and Averaging 3 of 3

```
55
56
          i=0; k=0; // aux. variable to demonstrate the waiting delay of SW for non empty FIFO
57
          GPIO_PORTD_AHB_DATA_R|=0x03; // for oscilloscope two channel signal of timing only
58
          while ((ADC0_SSFSTAT0_R & (0x100))) i++;
59
                                                    // wait for FIFO non empty
60
          GPIO_PORTD_AHB_DATA_R&=~0x01; // for oscilloscope debug of timing only
61
          result1[j] = (unsigned long) ADCO_SSFIFOO_R; // Take result out of FIFO
62
          if (ADC0_SSFSTAT0_R & (1<<12)) printf ("_FIF0_IS__FULL_\n_"); // only if FIFO overrun</pre>
63
          while ((ADC0_SSFSTAT0_R & (0x100))) k++; // wait for FIFO non empty
          GPIO_PORTD_AHB_DATA_R&=~0x02; // for oscilloscope debug of timing only
64
65
          result2[j] = (unsigned long) ADC0_SSFIF00_R; // Take result out of FIF0
66
          if (ADCO_SSFSTATO_R & (1<<12)) printf ("_FIFO_IS__FULL_\n_"); // only if FIFO overrun</pre>
67
         }
68
          //Test message for Full FIFO overun or not
69
         printf ("_FIFO_NOT_FULL_\n_");
70
                            else
71
             printf("Nr._Waiting1_Waiting2_Result_Ch1__Result_Ch2_\n");
72
         for (j=0; j<MAXARRAY; j++)</pre>
73
              {
74
                  printf("%05d__%05d___%05d___%4x=%04d___
                                                         34x=804dn", j, i,k,
75
                         result1[j], result1[j]* 5000UL/4096, result2[j], result2[j]* 5000UL
          /4096 );
76
         //Test for Full FIFO overun, typically must be overfull because of slow printf before
77
78
         if (ADC0_SSFSTAT0_R & (1<<12)) printf ("_FIFO_IS__FULL_\n_");</pre>
                                        printf ("_FIFO_NOT_FULL_\n");
79
                            else
80
     }
81
    }
```

