Interrupt (Grundlagen)

ARM Cortex M4 - TM4C1294

Vorlesung Mikroprozessortechnik

HAW Hamburg

12. Mai 2018

1/41




- Prinzip der Interrupts
- Nested Vector Interrupt Controller
- 3 Zustände der Interrupts
- 4 Preemption, Nesting, Prioriätslevel
- **5** Interrupt Vector Table
- 6 Register (Auswahl)
- Beispielprogramme: Handler+Main und Startup Vectortabelle

- **1** Prinzip der Interrupts
- 2 Nested Vector Interrupt Controller
- 3 Zustände der Interrupts
- Preemption, Nesting, Prioriätslevel
- Interrupt Vector Table
- 6 Register (Auswahl)
- Beispielprogramme: Handler+Main und Startup Vectortabelle

HAW HAMBURG

3/41


Einfache Steuerschleife (Beispiel)



Eine einfache Programmstruktur hat eine sequentielle Folge der Anweisungen. Die Befehle haben nacheinanderfolgen Addressen. Im Beispiel gibt es nur eine Ausnahme, welche als Sprung zum Anfang der wiederholten Sequenz die Schleife bildet.




Steuerschleife und eine Subroutine




Der Funktionsaufruf verlässt als Subroutine die Sequenz der Befehle. Der Kontext, wie u.a. die nächste Adresse der Sequenz, muß zwischengespeichert werden. Das Zwischenspeichern erfolgt auf dem Stackbereich des Speichers.

Steuerschleife und zwei Subroutinen




Subroutinen werden durch einen Call-Befehl aufgerufen. Sie erfolgen also unter der Steuerung des Programms.

Steuerschleife und drei Subroutinen



Subroutine können vielfach benutzt werden. Sie können bei jedem Aufruf andere Parameter erhalten und unterschiedliche Rückgaben liefern. Die Aufrufparameter und Rückgaben werden von Hochsprachen unterstützt.


Steuerschleife wird durch ein Events und die Event-Behandlung unterbrochen



Eine Service Routine wird nicht durch den Programmlauf gesteuert. Sie hat keinen Aufruf-Befehl (Call). Ein zum Programm asynchrones Ereignis löst die Behandlung aus.




Steuerschleife wird durch mehrfache Events und die Event-Behandlungen unterbrochen



Events können mehrfach auftreten und werden durch Service Routinen behandelt. Um den Kontext zwischenzuspeichern wird ebenfalls der Stack-Bereich im Speicher benutzt.


9/41

Zwei funktionell notwendige 'Schleifen' mit asynchronem Durchlauf



Haben die Input-Funktion und die Output-Funktion ein unterschiedliches Zeitverhalten, so werden getrennte Schleifen erforderlich. Diese sind aber nicht einfach mit sequentiellen Anweisungen programmierbar.

Asynchron laufende 'Schleifen' erfordern eine globale Datenübergabe




Die Nutzung von Aufruf-Parameter und Rückgabewerten - wie bei Subroutinen/Funktionen - ist grundsätzlich nicht möglich. Es muß auf globale Variablen zurückgegriffen werden.

11/41




Verlagerung der Funktion in die Interrupthandler I





Verlagerung der Funktion in die Interrupthandler II




Die Interrupt-Service-Routinen sind reaktiv. Sie werden ausgelöst von einem Ereignis ausserhalb des Programmlaufs (Event Trigger).

13/41




Verlagerung der Funktion in die Interrupthandler III



Die funktional notwendigen Schleifen werden durch die (wiederholten)

Interrupt-Service-Routinen gebildet. Die Prozessorresourcen werden nach dem Ablauf wieder freigeben.

Busy- und Non-Busy-Waiting-Loops



Nur die Busy-Waiting-Loop ist eine Warteschleife im Programmcode.


Die Non-Busy-Waiting-Loops erfüllen eine vergleichbare Funktion ohne eine Warteschleife im Programmcode zu erfordern.

15/41

- Prinzip der Interrupts
- Nested Vector Interrupt Controller
- Zustände der Interrupts
- 4 Preemption, Nesting, Prioriätslevel
- **5** Interrupt Vector Table
- 6 Register (Auswahl)
- Beispielprogramme: Handler+Main und Startup Vectortabelle



Nested Vector Interrupt Controller NVIC




Source: ARM Cortex-M Technologies, www.arm.com

17/41



Interrupt Source \rightarrow Request \rightarrow Priority-Determination \rightarrow Acceptance \rightarrow Handling \rightarrow Return



Source inspired and modified D. Lohmann,SLOTH "Threads as Interrupts" Univ. Erlangen



- Prinzip der Interrupts
- 2 Nested Vector Interrupt Controller
- 3 Zustände der Interrupts
- Preemption, Nesting, Prioriätslevel
- **5** Interrupt Vector Table
- 6 Register (Auswahl)
- Beispielprogramme: Handler+Main und Startup Vectortabelle



Zustände der Interrupts


- Inactive The Interrupt/Exception is not active and not pending.
- Pending The Interrupt/Exception is waiting to be serviced by the processor. An interrupt request from a peripheral or from software can change the state of the corresponding interrupt to pending.
- Active. An Interrupt/Exception that is being serviced by the processor but has not completed.
 - Note: An exception handler can interrupt the execution of another exception handler. In this case, both exceptions are in the active state.
- Active and Pending. The Interrupt/Exception is being serviced by the processor, and there is a pending exception from the same source.



- 1 Prinzip der Interrupts
- 2 Nested Vector Interrupt Controller
- 3 Zustände der Interrupts
- 4 Preemption, Nesting, Prioriätslevel
- 5 Interrupt Vector Table
- 6 Register (Auswahl)
- Beispielprogramme: Handler+Main und Startup Vectortabelle


HAW HAMBURG

Preemption, Nesting, Prioriätslevel






Preemption, Nesting, Prioriätslevel



23/41



Priority Determination



- 1 Prinzip der Interrupts
- 2 Nested Vector Interrupt Controller
- 3 Zustände der Interrupts
- 4 Preemption, Nesting, Prioriätslevel
- **5** Interrupt Vector Table
- 6 Register (Auswahl)
- Beispielprogramme: Handler+Main und Startup Vectortabelle



Interrupt Vector Table (Anfangsaddressen der Interrupthandler)

Exception number IRQ number Offset Vector

| eption number | IRQ number | Offset | Vector | |
|----------------------|-------------------|--|-------------------------------|--|
| 70 | 54 | 0x0118 | IRQ54 | |
| | | | - | |
| 18 17 16 15 | 2 1 0 -1 | 0x004C 0x0048 0x0044 0x0040 0x003C | IRQ2 IRQ1 IRQ0 Systick PendSV | |
| 13 12 | -2 | 0x0038 | Reserved for Debug | |
| 11 10 9 | -5 | 0x002C | SVCall | |
| 8 7 | | • | | |
| 6 | -10 | 0x0018 | Usage fault | |
| 5 | -11 | 0x0014 | Bus fault | |
| 4 | -12 | 0x0010 | Memory management fa | ult |
| 3 | -13 | 0x000C | Hard fault | |
| 2 | -14 | 0x0008 | NMI | C = 1 |
| 1 | | 0x0004 0x0000 | Reset Initial SP value | Source: Texas Instruments LM3S9B92-Data-Sheet.pdf March 19, 2011 |
| | | 27.0000 | | |



- Prinzip der Interrupts
- 2 Nested Vector Interrupt Controller
- Zustände der Interrupts
- Preemption, Nesting, Prioriätslevel
- **5** Interrupt Vector Table
- 6 Register (Auswahl)
- Beispielprogramme: Handler+Main und Startup Vectortabelle




GPIO Interrupt Sense Register

GPIO_PORTx_AHB_IS_R, GPIO_PORTy_IS_R,

$$x=A-J$$
, $y=K-N$, $P-Q$

GPIO Interrupt Sense (GPIOIS)



7:0 IS R/W 0x00 GPIO Interrupt Sense

Value Description

- O The edge on the corresponding pin is detected (edge-sensitive).
- 1 The level on the corresponding pin is detected (level-sensitive).

HAW HAMBURG

GPIO Interrupt Both Edges Register

GPIO_PORTx_AHB_IBE_R, GPIO_PORTy_IBE_R,

$$X=A-J$$
, $Y=K-N$, $P-Q$ GPIO Interrupt Both Edges (GPIOIBE)

reserved RO 0 RO Type Reset RO 0 15 14 13 12 11 10 6 5 1 IBE reserved RO RO RO RO RO RO RO RO R/W R/W R/W R/W R/W Type Reset

Bit/Field Name Type Reset Description

7:0 IBE R/W 0x00 GPIO Interrupt Both Edges

Value Description

- Interrupt generation is controlled by the GPIO Interrupt Event (GPIOIEV) register (see page 415).
- 1 Both edges on the corresponding pin trigger an interrupt.

Source Datasheet p.762 TM4C1294NCPDT Microcontroller Texas Instruments June 18, 2014


29/41



GPIO Interrupt Event Register

GPIO_PORTx_AHB_IEV_R, GPIO_PORTy_IEV_R,

X=A-J, Y=K-N, P-Q GPIO Interrupt Event (GPIOIEV)



Bit/Field Name Type Reset Description

7:0 IEV R/W 0x00 GPIO Interrupt Event

Value Description

A falling edge or a Low level on the corresponding pin triggers an interrupt.

A rising edge or a High level on the corresponding pin triggers an interrupt.




GPIO Interrupt Mask Register

GPIO_PORTx_AHB_IM_R, GPIO_PORTy_IM_R,

$$x=A-J$$
, $y=K-N$, $P-Q$

GPIO Interrupt Mask (GPIOIM)



| Bit/Field | Name | Type | Reset | Description |
|-----------|------|------|-------|----------------------------|
| 7:0 | IME | R/W | 0x00 | GPIO Interrupt Mask Enable |

Value Description

The interrupt from the corresponding pin is masked.
 The interrupt from the corresponding pin is sent to the interrupt controller.

Source Datasheet p.764 TM4C1294NCPDT Microcontroller Texas Instruments June 18, 2014

31/41




GPIO Interrupt Clear Register

GPIO_PORTx_AHB_ICR_R, GPIO_PORTy_ICR_R,

$$x=A-J$$
, $y=K-N$, $P-Q$

GPIO Interrupt Clear (GPIOICR)



Value Description

- 1 The corresponding interrupt is cleared.
- 0 The corresponding interrupt is unaffected.

Source Datasheet p.769 TM4C1294NCPDT Microcontroller Texas Instruments June 18, 2014




NVIC Interrupt Set Enable Register NVIC_ENX_R,

x = 0 - 3

Interrupt 0-31 Set Enable (EN0) Interrupt 32-54 Set Enable (EN1) *)

Name

Type



Description

| 31:0 *) 22:0 | INT | R/W | 0x0000.0000 | Interrupt Enable | |
|-----------------|-----|-----|-------------|------------------|---|
| | | | | Value | Description |
| | | | | 0 | On a read, indicates the interrupt is disabled. On a write, no effect. |
| | | | | 1 | On a read, indicates the interrupt is enabled. |

Reset

A bit can only be cleared by setting the corresponding INT[n] bit in the **DISn** register.

On a write, enables the interrupt.

Source Datasheet p.153ff TM4C1294NCPDT Microcontroller Texas Instruments June 18, 2014

33/41

NVIC Priority Register NVIC_PIOx_R, x=0-28

Interrupt 0-3 Priority (PRI0) Interrupt 4-7 Priority (PRI1) Interrupt 12-15 Priority (PRI3) Interrupt 8-11 Priority (PRI2) Interrupt 16-19 Priority (PRI4) Interrupt 20-23 Priority (PRI5) Interrupt 24-27 Priority (PRI6) Interrupt 28-31 Priority (PRI7) Interrupt 32-35 Priority (PRI8) Interrupt 36-39 Priority (PRI9) Interrupt 40-43 Priority (PRI10) Interrupt 44-47 Priority (PRI11) Interrupt 48-51 Priority (PRI12) Interrupt 52-54 Priority (PRI13) 26 18 INTD reserved INTC reserved R/W R/W R/W RO R/W R/W RO RO RO Тур 12 11 10 INTB INTA reserved R/W R/W R/W R/W RO RO RO 0 RO R/W R/W RO RO Bit/Field Name Type Reset Description 31:29 INTD This field holds a value, 0-7, for the R/W 0x0 interrupt priority with the number or 23:21 INTC R/W 0x0 [4 n +3] or [4 n +2] or [4 n +1] or [4 n] n is the number of the interrupt or 15:13 INTB R/W 0x0 priority register (n=0 for PRI0, and so on). or INTA R/W The lower the value, the greater the priority of the corresponding interrupt. 17:5 0x0

Source Datasheet p.159ff TM4C1294NCPDT Microcontroller Texas Instruments June 18, 2014



- Prinzip der Interrupts
- 2 Nested Vector Interrupt Controller
- Zustände der Interrupts
- Preemption, Nesting, Prioriätslevel
- **5** Interrupt Vector Table
- 6 Register (Auswahl)
- Beispielprogramme: Handler+Main und Startup Vectortabelle



Eintrag des Handlers in die Interrupt Vector Table (IVT) \rightarrow Code im EMIL!

 \hookrightarrow Direkt im Startup-Code:

Der Startup-Code wird vor der main() ausgeführt

Der Startup-Code enthält Initialisierungen von Daten/Codesegmenten, die im Flash-ROM gespeichert werden (Release-Compilation)

- Praktischer Ansatz : Modifikation von des Files startup.ccs.c
- 1: Kopieren des Files startup.ccs.c aus der Stellarisware ins Project
- 2: Eintrag eines Funktionsprototypen des Handlers (external declaration) dort
- 3: Eintrag des EIGENEN Handlernames in die Datenstruktur der IVT anstelle des Defaulteintrages für die passende(n) Quelle(n)
- → Durch Registrieren in einer Shadow-IVT:
 - Bibliotheksfunktion der Firmware (Tivaware)
 IntRegister(<Source Nr.>, <Handler Name>)

Die Funktion kopiert die IVT in RAM, setzt das NVIC-Offset-Register auf die kopierte IVT und trägt die Anfangsaddresse des Handlers(= 'Handler Name') an die Stelle des Eintrags für die 'Source Nr.' ein