數位邏輯設計 - Verilog實作

相關課程

國立臺北科技大學 譚巽言教授開設
大學部電資學士班一年級 數位邏輯設計
本人學期成績：99

內容

1. 每一個資料夾都包括2個.v檔案(Verilog HDL)
2. 每一個資料夾都包括1個.vcd檔案(呈現波型)

題目	解答
or_and	github page
Circuit_Boolean_CA	github page
and_or_prop_delay	github page
UDP_02467	github page
Circuit_A	github page
Circuit_B	github page
Circuit_C	github page
UDP_02467	github page

成果綜整 PDF