Sintesi Sequenziale Sincrona Sintesi di Reti Sequenziali a Livello Comportamentale

Sintesi comportamentale
Architettura generale
Diagramma degli stati
Tabella degli stati

Tabella delle Transizioni: Codifica dello Stato

Tabella delle Eccitazioni: Scelta degli elementi di memoria

Trasformazioni tra FF

Introduzione



- Progetto di reti combinatorie
 - I metodi sono noti e ben assestati
 - Si ricercano nuove soluzioni che aumentino l'efficienza
 - Computazionale degli strumenti automatici
 - Nell'uso delle risorse (es. BDD)
 - Metodologica (es. Signature Cube '92)
- Progetto di reti sequenziali
 - Le metodologie di ottimizzazione di circuiti sequenziali sono in costante evoluzione
 - Esistono buoni metodi ma non di uso generale
 - Lo sviluppo di algoritmi e tool efficienti necessita di ulteriori sforzi

Introduzione



- Il modello di un circuito sincrono può essere
- Comportamentale
 - Le transizioni tra gli stati sono descritte in termini di tabelle o diagrammi
 - Le informazioni sugli stati sono esplicite
 - Le informazioni sull'area e sui ritardi sono implicite

Strutturale

- Il modello del circuito è una netlist ovvero un insieme di componenti, registri e logica combinatoria, opportunamente interconnessi
- ▶ Le informazioni sugli stati sono implicite
- Le informazioni sull'area e ritardi sono esplicite

Sintesi comportamentale



- Il valore delle uscite all'istante t dipende dalla successione degli ingressi che precedono l'istante t
 - Implica il concetto di stato
- Una FSM è definita dalla quintupla (1, U, S, δ , λ)
 - / Alfabeto di Ingresso
 - E' costituito dall'insieme finto dei simboli di ingresso
 - Con *n* linee di ingresso si hanno 2ⁿ simboli
 - U Alfabeto d'Uscita
 - E' costituito dall'insieme finto dei simboli d'uscita
 - Con *m* linee d'uscita si hanno 2^m simboli
 - S Insieme degli Stati
 - Insieme finito e non vuoto degli stati
 - lacktriangle δ Funzione stato prossimo
 - $\triangleright \lambda$ Funzione d'uscita

Sintesi comportamentale



- Funzione stato prossimo δ
 - Ad ogni stato presente e per ogni simbolo di ingresso la funzione δ associa uno stato futuro

$$\delta: \mathcal{S} \times I \to \mathcal{S}$$

- Ad ogni coppia {stato, simbolo di ingresso} è associato, se specificato, uno ed uno solo stato futuro
- Funzione d'uscita λ
 - Genera il simbolo d'uscita
 - Macchine di Mealy (l'uscita dipende da stato e ingresso)

$$\lambda : S \times I \rightarrow U$$


Macchine di Moore (l'uscita dipende solamente dallo stato)

$$\lambda: S \to U$$

Architettura generale



Struttura generale di una macchina sequenziale:



Architettura generale



- Il problema della sintesi comportamentale di una rete sequenziale consiste nella
 - Identificazione delle le funzioni $\delta e \lambda$
 - Sintesi della rete combinatoria che le realizza
- Gli elementi di memoria sono costituiti da Flip-Flop
 - I flip-flop di tipo D sono quelli usati più comunemente
- La funzione di stato prossimo
 - Dipende dal tipo di bistabili utilizzati per la realizzazione della memoria di stato
- La funzione di uscita
 - Non dipende dal tipo di bistabili utilizzati per la realizzazione della memoria di stato

Tabella degli stati




- Una Macchina a Stati Finiti può essere descritta mediante la Tabella degli stati
 - ▶ Indici di colonna sono i simboli di ingresso $i_{\alpha} \in I$
 - ▶ Indici di riga sono i simboli di stato $s_j \in S$ ed indicano lo stato presente
- Elementi sono
 - ▶ Macchine di Mealy: La coppia $\{u_{\beta}, s_{j}\}$
 - $u_{\beta} = \lambda (i_{\alpha}, s_{i})$ è il simbolo di uscita
 - $sj = \delta(i_{\alpha}, s_i)$ è il simbolo stato prossimo
 - Macchine di Moore: Il simbolo stato prossimo s_i
 - $s_j = \delta(i_{\alpha'} s_j)$ è il simbolo stato prossimo
 - Nelle macchine di Moore i simboli d'uscita sono associati allo stato presente

Tabella degli stati



Macchine di Mealy



Macchine di Moore




Diagramma degli stati



- Spesso, la stesura della Tabella degli Stati stati è preceduta da una rappresentazione grafica ad essa equivalente, denominata Diagramma degli Stati
- Il Diagramma degli stati è un grafo orientato G(V, E, L)
 - V Insieme dei nodi
 - Ogni nodo rappresenta uno stato
 - Ad ogni nodo è associato un simbolo d'uscita (Moore)
 - ▶ E Insieme degli archi
 - Ogni arco rappresenta le transizioni di stato
 - L Insieme degli:
 - Ingressi e Uscite (Mealy)
 - Ingressi (Moore)


Macchina di Mealy: Esempio




 Questo esempio mostra l'equivalenza delle due rappresentazioni nel caso di una macchina di Mealy

Diagramma degli stati

Tabella degli stati






Macchina di Moore: Esempio




 Questo esempio mostra l'equivalenza delle due rappresentazioni nel caso di una macchina di Moore

Diagramma degli stati

Tabella degli stati





Sintesi



- La sintesi si svolge nei seguenti passi
 - Realizzazione del diagramma degli stati a partire dalle specifiche informali del problema
 - Costruzione della tabella degli stati
 - ▶ Riduzione del numero degli stati: ottimizzazione
 - Non considerata in questo contesto
 - Costruzione della tabella delle transizioni
 - Assegnamento degli stati: Codice & codifica
 - Costruzione della tabella delle eccitazioni
 - Scelta degli elementi di memoria (tipo)
 - Sintesi sia della rete combinatoria che realizza la funzione stato prossimo sia della rete combinatoria che realizza la funzione d'uscita

Sintesi: Passi 1 e 2 - Esempio



- Consideriamo una semplice macchina a stati finiti (due stati) come strumento per esporre il processo di sintesi
 - Specifica: realizzare una FSM con due ingressi ed una uscita che abbia il seguente comportamento
 - Configurazione di ingressi 00: l'uscita non cambia valore
 - Configurazione di ingressi 01: l'uscita assume valore 0
 - Configurazione di ingressi 10: l'uscita assume valore 1
 - Configurazione di ingressi 11: l'uscita cambia valore dopo ogni fronte di salita del clock

Diagramma degli stati	Tabella degli stati					
11;10 00;01 S ₀ /0 S ₁ /1 00;10 11;01	S ₀	00 S ₀ S ₁	01 S ₀ S ₀	11 S ₁ S ₀	10 S ₁ S ₁	0



- Il processo di codifica degli stati ha l'obiettivo di identificare per ogni rappresentazione simbolica dello stato una corrispondente rappresentazione binaria
- La Tabella degli stati è trasformata in Tabella delle Transizioni
 - Ad un'unica tabella degli stati corrispondono più tabelle delle transizioni
- Due problemi simultanei
 - Scelta del codice

 - One-Hot: Numero di elementi di memoria= |S|
 - ...
 - Identificazione della codifica di ogni stato



- Scelto il codice, la codifica degli stati influisce
 - Sull'area
 - Sulle prestazioni
- Il problema della identificazione della codifica ottima
 - È un problema NP-completo
 - Impone l'uso di euristiche per prevedere l'influenza sul processo di ottimizzazione dell'interazione tra il tipo di elemento di memoria utilizzato e la codifica scelta
- Spesso, scelto il codice, si preferisce non ricorrere ad alcuna specifica strategia di codifica
 - Il costo rispetto alla affidabilità del risultato ottenuto è ritenuto eccessivo



Binario Naturale

- ▶ Il numero di bit è il minimo indispensabile
- ▶ Al primo stato corrisponde la configurazione di bit associata a 0, al secondo stato corrisponde la configurazione di bit associata ad 1...
- L'ordinamento degli stati è quello determinato in fase di realizzazione della tabella degli stati

One-Hot

- Il numero di bit necessari è pari al numero degli stati
- In ogni codifica, un solo bit assume valore 1, mentre tutti i bit rimanenti assumono valore 0
 - Le codifiche degli stati sono tutte a distanza di Hamming 2



Esempio

Codifica dei 4 stati s₀, s₁, s₂ ed s₃

Stato	Codifica Binaria naturale	Codifica One-Hot
S ₀	00	0001
$\mathtt{s_{_0}}$	01	0010
$\mathtt{S_2}$	10	0100
S_3	11	1000

Sintesi: Codifica degli stati - Esempio



Tabella degli stati

	00	01	11	10	U
s _o	S ₀	S ₀	$\mathtt{S}_{\mathtt{1}}$	$\mathtt{S_1}$	0
$\mathtt{S_1}$	\mathbb{S}_1	S ₀	S ₀	\mathbb{S}_1	1

Tabella delle transizioni: Codifica naturale

$$S_0=0$$
, $S_1=1$
 00 01 11 10 0
 0 0 0 1 1
 1 1 0 0 1 1

Tabella delle transizioni: Codifica naturale

$$S_0=01$$
, $S_1=10$
 00 01 11 10 0
 01 01 01 10 10
 10 10 01 01 10 10

$S_0 = 10, S_1 = 01$									
	00	01	11	10	Ŭ				
10	10	10	01	01	0				
01	01	10	10	01	1				


Sintesi: Scelta del Bistabile (passo 5)



- La tabella delle transizioni descrive la relazione tra i bit di stato presente e quelli di stato futuro
 - La configurazione in bit dello stato presente è in diretta corrispondenza con le uscite degli elementi di memoria
 - La configurazione in bit dello stato futuro precisa quello che si desidera ottenere
- Cambiando il tipo di bistabile variano i segnali che devono essere generati per realizzare la transizione stato presente - stato prossimo desiderata
 - I segnali di ingresso di un bistabile sono detti eccitazioni
- La Tabella delle Eccitazioni di un bistabile rappresenta il mezzo di collegamento tra la tabella delle transizioni e la tabella delle eccitazioni

Sintesi: Scelta del Bistabile (passo 5)





Richiamo: Transizioni ed Eccitazioni



Tabelle delle Transizioni

C	s	R	Q*
0	_	_	Q
1	0	0	Q
1	0	1	0
1	1	0	1
1	1	1	_

C	J	K	Q*
0	-	_	Q
1	0	0	Q
1	0	1	0
1	1	0	1
1	1	1	Q'

Tabelle delle Eccitazioni

Q	Q*	C	S	R
0	0	0	-	_
1	1	0	-	-
0	0	1	0	-
0	1	1	1	0
1	0	1	0	1
1	1	1	_	0

Q	Q*	C	J	K
0	0	0	_	_
1	1	0	_	_
0	0	1	0	_
0	1	1	1	_
1	0	1	_	1
1	1	1	_	0

Q	Q*	C	Т
0	0	0	_
1	1	0	_
0	0	1	0
0	1	1	1
1	0	1	1
1	1	1	0

Sintesi: Scelta del Bistabile: SR



Tabella delle transizioni

Codifica naturale: $s_0=0$, $s_1=1$

Tabella delle Eccitazioni Bistabile utilizzato: **sr**

	00	01	11	10	U						00	01	11	10	U	Ī
0	0	0	1	1	0					0	0-	0 –	10	10	0	1
1	1	0	0	1	1					1	-0	01	01	-0	1	
						Γabella d del b	delle Ec bistabile			_ i						
						QÇ	Q* C	S	R							
						0 0	O C	_	_							
						1 1	1 0	_	_							
						0 (0	-		_					
						0 1			0							
_						1 (1		1				_			
						1 1	1 1	_	0							


Sintesi: Funzioni di stato prossimo




Tabelle delle Eccitazioni

Mappe di Karnaugh

Rete logica





Sintesi: Scelta del Bistabile: JK



Tabella delle transizioni

Codifica naturale: $s_0=0$, $s_1=1$

Tabella delle Eccitazioni Bistabile utilizzato: **JK**

	00	01	11	10	ע							00	01	11	10	U	Ī
0	0	0	1	1	0						0	0 –	0-	1-	1-	0	1
1	1	0	0	1	1						1	-0	-1	-1	-0	1	
					7		bista				ni						
						Q	Q*	C	J	K							
						0	0	0	-	_							
						1	1	0	-	_							
						0	0	1	0	_		_					
						0	1	1	1	_							
_						→ 1	0	1	_	1				_			
						_1	1	1	_	0							


Sintesi: Funzioni di stato prossimo




Tabelle delle Eccitazioni

Mappe di Karnaugh

Rete logica






Sintesi: Scelta del Bistabile: D



Tabella delle transizioni

Codifica naturale: $s_0=0$, $s_1=1$

Tabella delle Eccitazioni Bistabile utilizzato: **D**



Sintesi: Funzioni di stato prossimo




Tabelle delle Eccitazioni

	$\mathtt{I_0I_1}$									
		00	01	11	10	Ū				
0	0	0	0	1	1	0				
Z	1	1	0	0	1	1				

Mappe di Karnaugh

$$D = Q'I_0 + QI_1'$$

Rete logica



Sintesi: Scelta del Bistabile: T



Tabella delle transizioni

Codifica naturale: $s_0=0$, $s_1=1$

Tabella delle Eccitazioni Bistabile utilizzato: **T**

	00	01	11	10	U						00	01	11	10	ן ט
0	0	0	1	1	0					0	0	0	1	1	0
1	1	0	0	1	1					1	0	1	1	0	1
					7	de	el bist	tabil		i —					
							Q*	C	T						
						0	0	0	_						
						1	1	0	_						
ا						0	0	1	0		_				
						0	1	1	1						
						→ 1	0	1	1				_		
						_1	1	1	0						

Sintesi: Funzioni di stato prossimo




Tabelle delle Eccitazioni

		$\mathtt{I_0I_1}$								
		00	01	11	10	U				
0	0	0	0	1	1	0				
Z	1	0	1	1	0	1				

Mappe di Karnaugh

$$D = Q'I_0 + QI_1$$

Rete logica



Sintesi: Scelta del Bistabile: JK



Tabella delle transizioni

Codifica One-Hot: $s_0=01$, $s_1=10$

Tabella delle Eccitazioni Bistabile utilizzato: **JK**

	00	01	1 1 1	1 10	++	ı						•		اسما		_			
_	00	01	11	10	Ŭ						0	0	C	1	1	.1	1	.0	Ŭ
01	01	01	10	10	0					01	0-	-0	0-	-0	1-	-1	1-	-1	0
1 C	10	01	01	10	1					10	-0	0-	-:	1-	-1	1-	-0	0-	1
П															T				
Tabella delle Eccitazioni																			
del bistabile JK																			
						0	Q*	C	J	K									
									_										
						0	0	0	-	_									
						1	1	0	_	_									
١						0	0	1	0	_									
						0	1	1	1	_									
						→ 1	0	1	_	1									
						1	1	1	_	0									


Sintesi: Funzioni di stato prossimo



Tabelle delle Eccitazioni

			I_0I_1								
		0	0	01		11		10 11 -0 0-		U	
0.0.	01	0 –	- 0	0 –	- 0	1-	-1	1-	-1	0	
× 0 × 1	10	-0	0-	-1	1-	-1	1-	-0	0-	1	


Mappe di Karnaugh



Sintesi: Funzioni di stato prossimo



Rete logica



Trasformazioni



- Facendo riferimento al caso a codice a minor numero di bit, l'esempio svolto è relativo alla trasformazione di un elemento di memoria in un altro
 - Ottenere un JK utilizzando SR, JK, D o T
- Le trasformazioni sono molto utili quando è richiesto uno specifico elemento di memoria ma non è disponibile
- Un modo differente per raggiungere lo stesso obiettivo è quello di utilizzare le equazioni caratteristiche

```
SR: Q^* = C'Q + C(S + R'Q)

JK: Q^* = C'Q + C(JQ' + K'Q)

D: Q^* = C'Q + CD

T: Q^* = C'Q + C(TQ' + T'Q)
```

Trasformazioni



- Realizzazione di un flip-flop T mediante un flip-flop SR
 - ► Flip-flop sr: Q* = C'Q + C(s + R'Q)
 - ► Flip-flop T: $Q^* = C'Q + C(TQ' + T'Q)$
- Deve essere: S + R'Q = TQ' + T'Q
 - \triangleright Se Q = 0

• S+R'(0)=T(1)+T'(0)
$$\rightarrow$$

$$S=T, R=-$$

 \triangleright Se Q = 1 e T = 0

•
$$S+R'(1)=(0)(0)+(1)(1) \rightarrow S+R'=1 \rightarrow S=1, R=-$$

 \triangleright Se Q = 1 e T = 1

•
$$S+R'(1)=(1)(0)+(0)(1) \rightarrow S+R'=0 \rightarrow S=0, R=1$$

Quindi:

$$\triangleright$$
 S = Q'(T) + QT'(1) + QT(0) = Q'T + QT'

$$R = QT(1) = QT$$

Trasformazioni



- Realizzazione di un flip-flop sr mediante un flip-flop T
 - ► Flip-flop T: $Q^* = C'Q + C(TQ' + T'Q)$
 - ► Flip-flop SR: Q* = C'Q + C(S + R'Q)
- Deve essere: TQ' + T'Q = S + R'Q
 - ► Se Q = 0 • T(1)+T'(0)=S+R'(0) \rightarrow T=S
 - ► Se Q = 1 • T(0)+T'(1)=S+R'(1) \rightarrow T'=S+R' \rightarrow T=S'R
- Quindi:

$$T = Q'(S) + Q(S'R) = Q'S + QS'R$$

Sintesi: Esempio



Sintesi mediante flip-flop di tipo sr

Tabella degli Stati

	00	01	11	10	Z
S 0	S0	S0	S2	S1	1
s1	S1	S1	S0	S1	0
s2	S2	S3	S0	S2	1
s 3	S3	S3	S2	S3	0

Codifica





Tabella delle Transizioni



	00	01	11	10
00	00	00	11	01
01	01	01	00	01
11	11	10	00	11
10	10	10	11	10

Z
1
0
1
0

Sintesi: Esempio




Tabella delle Transizioni

	00	01	11	10
00	00	00	11	01
01	01	01	00	01
11	11	10	00	11
10	10	10	11	10

Tabella delle Eccitazioni del bistabile di tipo sr

Q	Q'	SR
0	0	0 –
0	1	10
1	0	01
1	1	-0

Tabella delle Eccitazioni



Sintesi: Esempio



Mappe di Karnaugh

$$S_0 = Q_1'Q_0'I_1+I_1I_0Q_0'$$

= $Q_1'Q_0'I_1+S_1$

I	I_1I_0											
Q_1Q_0	00	01	11	10								
00	-	-	0	0								
01	0	1	-	0								
11	0	1	1	0								
10	-	-	0	-								

$$R_0 = Q_0 I_0$$

$$S_1 = I_1 I_0 Q_0'$$

I ₁ I ₀											
Q_1Q_0	00	01	11	10							
00	-	-	0	-							
01	-	-	-	-							
11	0	0	1	0							
10	0	0	0	0							

$$R_1 = I_1 I_0 Q_0$$
$$= I_1 R_0$$