

Architettura dei calcolatori e sistemi operativi

Pipelining e Hazard Capitolo 4 P&H

28. 10. 2015

Problema dei conflitti

Conflitti strutturali: tentativo di usare la stessa risorsa da parte di diverse istruzioni in modi diversi nello stesso intervallo di tempo:

Esempio: se avessimo un'unica memoria per istruzioni e dati

Conflitti sui dati: tentativo di utilizzare un risultato prima che sia pronto

 Esempio: istruzione che dipende dal risultato di un'istruzione precedente che è ancora nella pipeline


Conflitti sul controllo: tentativo di prendere una decisione sulla prossima istruzione da eseguire prima che la condizione sia valutata

Esempio: istruzioni di salto condizionato


Problema dei conflitti strutturali

Nell'architettura MIPS **non** abbiamo conflitti strutturali:


- Memoria Istruzioni separata dalla Memoria Dati
- Banco di Registri usato nello stesso ciclo di clock in lettura e scrittura ma in modo coerente con la tecnica di temporizzazione



Conflitto di dati (data hazard): R/R



- il valore corretto è disponibile già all'uscita dello stadio EX di add
- circuito di *Propagazione/bypassing*: l'uscita dello stadio EX viene anche portata direttamente ai suoi ingressi (propagazione EX/EX)




Conflitto di dati (data hazard): Load/R

```
      lw $$0, 20($t1)
      IF ID EX ME WB

      sub $$t2, $$s0, $$t3
      IF ID EX ME WB
```

- ➢ il valore corretto è disponibile già all'uscita dello stadio MEM di 1w
- circuito di *Propagazione/bypassing*: l'uscita dello stadio MEM viene anche portata direttamente agli ingressi dello stadio EX (MEM/EX), ma non basta
- > si deve inserire un ciclo di ritardo nell'esecuzione di sub



Conflitto di controllo (control hazard): beq

```
add $4, $5, $6
                          IF.
                                           ME
                                                 WB
                                ID
                                      EX
                                                 ME
                                IF.
                                      ID
                                            EX
                                                       WB
    beg $1, $2, 40
\mathbf{Y}
                                      ΙF
                                            ID
                                                 EX
                                                       ME
                                                             WB
Y+4 lw $3, 300($0)
                                            IF.
                                                  ID
                                                       EX
                                                             ME
                                                                  WB
    or $7, $8, $9
```

Pipeline ottimizzata


esito confronto registri e calcolo indirizzo destinazione di salto disponibili alla fine della fase di ID

ma non basta

- > se *branch untaken* la pipeline lavora "a pieno regime": esecuzione dell'istruzione in sequenza a Y+4
- > se *branch taken* si deve inserire un ciclo di ritardo prima di eseguire l'istruzione destinazione di salto per avere il PC corretto (Z)

se esito e indirizzo salto disponibili alla fine della fase di EX, allora due cicli di ritardo

Conflitto di controllo (control hazard): beq (cont.)



Problema del conflitto di dati

Abbiamo visto che se le istruzioni eseguite nella pipeline sono dipendenti tra loro possono nascere problemi dovuti a conflitti di dati

Esempio: le ultime quattro istruzioni dipendono dal risultato scritto nel registro \$2 dalla prima istruzione, ma solo le ultime due istruzioni accedono al valore corretto:


```
sub $2, $1, $3  # Reg. $2 scritto dalla istruzione sub
and $12, $2, $5  # Il 1° operando($2) dipende dalla sub
or $13, $6, $2  # Il 2° operando($2) dipende dalla sub
add $14, $2, $2  # 1° ($2) & 2° ($2) dipendono dalla sub
sw $15,100($2)  # Il reg. indice($2) dipende dalla sub
```

Dipendenze di dato e stadi


Le dipendenze di dato diventano conflitti se "vanno all'indietro nel tempo"

```
sub $2, $1, $3
                             EX
                                  ME
                  IF.
                        ID
                        IF.
                                  EX
                                             WB
and $12, $2, $5
                                             ME
                                                   WB
or $13, $6, $2
                                                   ME
                                                        WB
add $14, $2, $2
                                                   EX
                                                        ME
                                                             WB
   $15,100($2)
```

Dipendenze di dato, risorse e registro coinvolto



Ordine di esecuzione del programma (sequenza



Soluzioni al problema del conflitto di dati

Tecniche di compilazione del codice:


- Inserimento di istruzioni nop (no operation).
- Scheduling o riordino delle istruzioni in modo da impedire che istruzioni correlate siano troppo vicine.
 - Il compilatore cerca di inserire tra le istruzioni correlate (che presentano dei conflitti) delle istruzioni *indipendenti* dal risultato delle precedenti operazioni, facendo così scomparire tutti i conflitti.
 - Quando il compilatore non riesce a trovare istruzioni indipendenti deve inserire istruzioni nop.

Tecniche di tipo hardware:

- Inserimento di "bolle" o stalli nella pipeline.
- Propagazione dei dati in avanti i dati (forwarding o bypassing)

Inserimento di nop: Esempio

Il compilatore deve inserire tra le istruzioni sub e and due istruzioni nop, facendo così scomparire tutti i conflitti.



Scheduling: Esempio

Esempio:


sub \$2 , \$1, \$3	sub	\$2 , \$1, \$3
and \$12, \$2 , \$5	add	\$4, \$10, \$11
or \$13, \$6, \$2	and	\$7, \$8, \$9
add \$14, \$2 , \$2	and	\$12, \$2 , \$5
sw \$15,100(\$2)	or	\$13, \$6, \$2
add \$4, \$10, \$11	add	\$14, \$2 , \$2
and \$7, \$8, \$9	SW	\$15,100(\$2)
lw \$16, 100(\$18)	lw	\$16, 100(\$18)
lw \$17, 200(\$19)	lw	\$17, 200(\$19)

Inserimento di bolle o stalli: Esempio

Una possibile soluzione di tipo *hardware* consiste nell'inserire delle *"bolle"* nella pipeline, cioè *bloccare il flusso di ingresso di istruzioni* nella pipeline fino a quando il conflitto non è risolto. Lo stato in cui si trova la *CPU* quando le istruzioni sono bloccate è indicato con il termine *"stallo"*.

Nell'esempio significa inserire 2 bolle o stalli per fermare le istruzioni che seguono l'istruzione sub affinché possano essere letti i dati corretti.

Inserimento di bolle o stalli: Esempio



- Lo stallo di una istruzione (in questo caso and) viene "inserito graficamente" prima dello stadio ID che rileva il conflitto (vedremo come) e che non può completare la scrittura del registro ID/EX di uscita dello stadio
- ➤ Lo **stadio ID** dovra' essere "rieseguito" per la and al termine del conflitto: ciò significa che i valori nel registro **IF/ID** di ingresso allo stadio devono essere "congelati" fino al termine del conflitto
- ➤ Di conseguenza l'istruzione or di fatto non può completare la fase IF e quindi non può scrivere in IF/ID. Il valore del PC di or rimane "congelato" fino al termine del conflitto

Inserimento di bolle o stalli: Esempio

Purché il contenuto dei registri *PC* e *IF/ID* vengano conservati, l'istruzione nello stadio *IF* continuerà ad essere letta utilizzando lo stesso *PC*, ed i registri nello stadio *ID* continueranno ad essere letti utilizzando la stessa istruzione nel registro di pipeline *IF/ID*.


L'istruzione and resta nel registro di pipeline *IF/ID* per 2 cicli di clock, mentre vengono generate 2 bolle separate nella pipeline.

Problema del conflitto di dati: un altro esempio


L1: add **\$2**, \$2, \$2 # Reg. \$2 scritto dall'istruz. L1

L2: add \$2, \$2, \$2 # 1° e 2° operando dipendono dalla L1

L3: add \$2, \$2, \$2 # 1° e 2° operando dipendono dalla L2




Problema del conflitto di dati: esecuzione corretta



Forwarding

Un'altra possibile soluzione *hardware* consiste nella **propagazione in avanti dei dati**



Il risultato dell'istruzione sub è disponibile alla fine del ciclo di clock 3 (EX) and e or hanno bisogno del dato all'inizio dello stadio di EX, ossia nei cicli di clock 4 e 5 rispettivamente

si può eseguire il codice senza stalli semplicemente proagando il dato non appena disponibile a qualsiasi unità che lo richieda prima che venga scritto nel registro destinazione

Forwarding

- ➤ Il valore richiesto dall'istruzione and, è già disponibile nel registro di pipeline *EX/MEM* dell'istruzione sub
- Analogamente al ciclo di clock successivo, l'ingresso dell'*ALU* per l'istruzione or si trova nel registro di pipeline *MEM/WB* dell'istruzione sub
- E' possibile fornire all'*ALU* gli ingressi richiesti dalle istruzioni and e or propagando in avanti i risultati che si trovano nei registri di pipeline, senza aspettare che siano scritti nel banco di registri.

Questa tecnica, che utilizza risultati temporanei invece di attendere che i registri siano scritti, si chiama **propagazione in avanti dei risultati** (forwarding) o bypassing

Aggiungendo multiplexer agli ingressi dell'ALU in modo da prelevare gli ingressi da qualsiasi registro di pipeline e non solo dal registro ID/EX, la pipeline può procedere senza stalli anche in presenza di conflitti di dati.

Propagazione di dato

Quando un'istruzione nel suo stadio EX deve utilizzare un dato di un registro che non è ancora stato scritto da un'istruzione precedente nella sua fase di WB è necessario portare il dato all'ingresso corretto della ALU.

Coppie di condizioni che generano un conflitto di dato:

1a. EX/MEM.RegistroRd = ID/EX.RegistroRs

1b. EX/MEM.RegistroRd = ID/EX.RegistroRt



hazard nello stadio EX


2a. MEM/WB.RegistroRd = ID/EX.RegistroRs





hazard nello stadio MEM

Conflitti di dato: esempio



Conflitto sub – and: tipo 1a EX/MEM.RegistroRd = ID/EX.RegistroRs = \$2 && EX/MEM.RegistroRd ≠ 0

Conflitto sub – or: tipo 2b MEM/WB.RegistroRd = ID/EX.RegistroRt= \$2 && MEM/WB.RegistroRd ≠ 0

Implementazione


- prendere gli ingressi della ALU non solo dal registro ID/EX ma anche dagli altri registri di pipeline EX/MEM e MEM/WB per propagare i dati corretti
- > aggiungere dei mux agli ingressi della ALU e i corrispondenti segnali di controllo
- la propagazione avviene solo se il segnale RegWrite è asserito nello stadio del conflitto (da EX/MEM in avanti)




Forwarding: esempio

Tempo (in cicli di clock) ————————————————————————————————————									
	CC 1	CC 2	CC 3	CC 4	CC 5	CC 6	CC 7	CC 8	CC 9
Contenuto del registro \$2:	10	10	10	10	10/-20	-20	-20	-20	-20
Contenuto del registro EX/MEM:	X	Χ	X	-20	X	X	X	X	X
Contenuto del registro MEM/WB:	X	X	X	X	-20	X	X	X	X

Ordine di esecuzione del programma (sequenza delle istruzioni)



Pipeline con hardware di propagazione per istruzioni di tipo R



Condizioni per rilevare i conflitti e *propagare* dallo stadio EX e dallo stadio MEM

If (EX/MEM.RegWrite and EX/MEM.RegistroRd ≠ 0) and (EX/MEM.RegistroRd = ID/EX.RegistroRs)) Propaga = 10

If (EX/MEM.RegWrite and EX/MEM.RegistroRd ≠ 0) and (EX/MEM.RegistroRd = ID/EX.RegistroRt)) Propaga = 10

If (MEM/WB.RegWrite and MEM/WB.RegistroRd ≠ 0) and (MEM/WB.RegistroRd = ID/EX.RegistroRs)) Propaga = 01

If (MEM/WB.RegWrite and MEM/WB.RegistroRd ≠ 0) and (MEM/WB.RegistroRd = ID/EX.RegistroRt)) Propaga = 01


Segnali di controllo del multiplexer di propagazione

Controllo multiplexer	Sorgente	Spiegazione
PropagaA = 00	ID/EX	II primo operando della ALU proviene dal register file.
PropagaA = 10	EX/MEM	Il primo operando della ALU viene propagato dal risultato della ALU nel ciclo di clock precedente.
PropagaA = 01	MEM/WB	II primo operando della ALU viene propagato dalla memoria dati o da un precedente risultato della ALU.
PropagaB = 00	ID/EX	Il secondo operando della ALU proviene dal register file.
PropagaB = 10	EX/MEM	Il secondo operando della ALU viene propagato dal risultato della ALU nel ciclo di clock precedente.
PropagaB = 01	MEM/WB	Il secondo operando della ALU è propagato dalla memoria dati o da un precedente risultato della ALU.

Ancora sulla propagazione: il problema del valore "più recente"

```
I1 add $1, $1, $2
```

- I2 add \$1, \$1, \$3
- I3 add \$1, \$1, \$4



a CK3 la condizione sotto è verificata e si propaga I1 per I2

If(EX/MEM.RegWrite and EX/MEM.RegistroRd ≠ 0) and (EX/MEM.RegistroRd = ID/EX.RegistroRt)) Propaga = 10

11 per 12

a CK4 sono verificate le due condizioni ma si deve propagare solo *I2 per I3* (valore più recente)

If (MEM/WB.RegWrite and MEM/WB.RegistroRd ≠ 0) and (MEM/WB.RegistroRd = ID/EX.RegistroRt)) Propaga = 01

I1 per I3

If(EX/MEM.RegWrite and EX/MEM.RegistroRd \neq 0) and (EX/MEM.RegistroRd = ID/EX.RegistroRt)) Propaga = 10

12 per 13

Ancora sulla propagazione: propagazione dallo stadio MEM

If (MEM/WB.RegWrite and (MEM/WB.RegistroRd ≠ 0)

and not ((EX/MEM.RegWrite and (EX/MEM.RegistroRd ≠ 0)) and (EX/MEM.RegistroRd = ID/EX.RegistroRs))


and (MEM/WB.RegistroRd = ID/EX.RegistroRs)) Propaga = 01

If (MEM/WB.RegWrite and (MEM/WB.RegistroRd ≠ 0)

and not ((EX/MEM.RegWrite and (EX/MEM.RegistroRd ≠ 0)) and (EX/MEM.RegistroRd = ID/EX.RegistroRt))


and (MEM/WB.RegistroRd = ID/EX.RegistroRt)) Propaga = 01

Pipeline con unità di risoluzione dei conflitti di dato tramite propagazione



Problema del conflitto di dati: load/store

L1: lw
$$\$s0$$
, $4(\$t1)$ # $\$s0$ <- M [4 + $\$t1$] L2: sw $\$s0$, $4(\$t2)$ # M[4 + $\$t2$] <- $\$s0$




Senza forwarding : Necessari 2 stalli

Problema del conflitto di dati: load/store


Con forwarding: Nessuno stallo

Devo usare un percorso di forwarding (**MEM/MEM**) per portare il risultato della *load* (*dato letto*) che è in MEM/WB all'ingresso *dato da scrivere* della memoria per effettuare la *store* e quindi devo aggiungere un multiplexer




Hazard sui dati e stallo: esempio

```
L1: lw $s0, 4($t1) # $s0 <- M [4 + $t1]
L2: add $s5, $s0, $s1 # Il 1° operando dipende dalla L1
```



Senza forwarding : Necessari 2 stalli

Hazard sui dati e stallo: load/use



Ordine di esecuzione del programma (sequenza Forwarding delle istruzioni) MEM/EX non è lw \$2, 20(\$1) DM sufficiente Si deve introdurre and \$4, \$2, \$5 uno stallo Reg or \$8, \$2, \$6 add \$9, \$4, \$2 slt \$1, \$6, \$7

Conflitto di dato load/use

In aggiunta all'unità di propagazione è necessaria una unità di rilevamento dei conflitti che durante lo stadio di ID possa inserire uno stallo tra la lettura del dato e il suo utilizzo


Il conflitto viene rilevato utilizzando ID/EX di load e IF/ID di use



or (ID/EX.RegistroRt = IF/ID.RegistroRt)))

- Metti in stallo la pipeline per un ciclo di clock
- Successivamente la dipendenza di dato è gestita dalla propagazione da MEM/WB a ID/EX (MEM/EX)

Modalità di inserimento degli stalli




Controllo della pipeline

Stall a 1 se necessario stallo, 0 altrimenti

MUX_S

out = in_1 , segnali di controllo a 0 (stallo) out = in_0, segnali di controllo effettivi



Problema del conflitto di controllo


Per alimentare la pipeline si deve prelevare un'istruzione ad ogni ciclo di clock, però la decisione relativa al salto condizionato non viene presa fino allo stadio *MEM*.

La logica di controllo del salto viene determinata nello stadio MEM e - sul fronte di salita del ciclo corrispondente - il PC viene scritto con l'indirizzo destinazione di salto

Questo ritardo nel determinare l'istruzione corretta da prelevare viene chiamato conflitto di controllo o conflitto di salto condizionato.

Questi conflitti sono statisticamente meno frequenti dei conflitti sui dati.

Il problema dei salti condizionati



Soluzione al conflitto di controllo - 1

Utilizzo della *predizione* nella gestione dei salti condizionati

- Approccio più semplice: predire sempre che il salto venga non eseguito (untaken branch)
 - Si verifica uno stallo quando il salto deve essere eseguito e bisogna scartare le istruzioni già nella pipeline (ponendo a 0 i segnali di controllo)

Ridurre i ritardi associati ai salti condizionati, per avere una sola istruzione da scartare: *pipeline ottimizzata*

- spostare la decisione del salto da MEM a uno stadio precedente
 - Richiede di anticipare il calcolo dell'indirizzo di destinazione del salto e la valutazione del confronto sulla base del quale si decide se effettuare o meno il salto

Soluzione al conflitto di controllo - 2

Anticipazione del *calcolo di destinazione* del salto:

- •PC e campo immediato sono disponibili nel registro IF/ID della pipeline una volta letta l'istruzione di salto
 - → sufficiente spostare il sommatore che calcola l'indirizzo del salto dallo stadio EX allo stadio ID

Anticipazione della **decisione sul salto**:

- •necessario confrontare il contenuto dei due registri letti nello stadio ID (*confrontatore*)
 - •XOR bit a bit dei due valori: se tutti 0 i due valore sono uguali, quindi basta mettere un NOR sulle uscite e se uguale a 1 la condizione **beq** è verificata

Si noti che è necessario propagare l'esito del confronto allo stadio EX (scrittura dell'esito in ID/EX) per poter generare il valore corretto di PCsrc tramite l'uso del segnale di controllo Branch memorizzato anch'esso in ID/EX. La *logica di controllo del salto* viene spostata di conseguenza dallo stadio MEM allo stadio EX


- Possibili problemi:
 - •Necessità di propagazione
 - Conflitto sui dati

Anticipazione del confronto dei dati per il salto condizionato

- Per limitare il numero di stalli introdotti nello stadio ID dell'istruzione di salto è necessario prevedere percorsi di propagazione dei dati nel caso in cui gli operandi su cui eseguire il confronto si possano prelevare dai registri EX/MEM o MEM/WB (propagazione EX/ID e propagazione MEM/ID). I percorsi e relativi multiplexer non sono mostrati nelle figure
- Se uno degli operandi con cui fare il confronto è calcolato dall'istruzione immediatamente precedente c'è conflitto sui dati non risolubile con percorsi di propagazione e quindi è necessario introdurre stalli per l'istruzione di salto:
 - 1 ciclo di stallo se l'operando e' calcolato nello stadio di EX
 - 2 cicli di stallo se l'operando e' il risultato di una load e quindi disponibile al termine dello stadio MEM

Propagazione per anticipo del confronto: un esempio

add \$s0, \$s2, \$s1 add \$s3, \$s2, \$s1 beq \$s5, \$s0, ind




- **conflitto**: senza forwarding 1 stallo per beq (se confrontatore veloce)
- propagazione EX/ID nessuno stallo

Spostamento esecuzione salto condizionato allo stadio ID

- Riduce la penalità di una istruzione di salto condizionato (sulle successive) a un solo ciclo di clock
 - Necessario scartare l'istruzione nella fase di fetch se il salto deve essere eseguito
 - Per eliminare l'istruzione in esecuzione nello stadio IF viene aggiunto un segnale di controllo *IF.Scarta* che azzera la parte del registro di pipeline IF/ID che contiene l'istruzione → istruzione diventa una nop

Unità di elaborazione e di controllo della pipeline completa



Esempio

