باسمه تعالى

آزمایشگاه معماری کامپیوتر



دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف تابستان ۱۴۰۳

استاد:

دکتر حمید سربازی آزاد مهندس عطیه غیبی فطرت

اعضای گروه:

زهرا آذر – ۹۹۱۰۹۷۴۴ سعید فراتی کاشانی – ۴۰۱۱۰۶۲۹۹ امیرحسین صوری – ۴۰۱۱۰۶۱۸۲

فهرست عناوين

٣	موضوع ازمايش:موضوع ازمايش:
٣	شرح كلى آزمايش:
	فرم كلى مدار
۴	پیادەسازی مدار در پروتئوس:
۵	خروجی مدار
۶	پیادەسازی مدار به صورت فیزیکی:
9	تراشههای مورد استفاده
9	توضیحات مدار
۸	نمایش خروجی روی Seven Segment

موضوع آزمایش:


طراحی Carry Select Adder

شرح کلی آزمایش:

در این آزمایش قصد داریم جهت افزایش سرعت عمل جمع برای جمع دو عدد ۶ بیتی از تعدادی جمع کننده و Carry Select Adder بیتی استفاده برای ساخت مدار multiplexer ۶ بیتی استفاده کنیم.

فرم کلی مدار

در مدار جمع کننده یعادی (اگر با جمع کننده های ۲بیتی ساخته شده باشد) خروجی در مدار جمع کننده یعنی تاخیر خروجی دوبیتی با ارزش کمتر را به جمع کننده یا ارزش بالاتر به عنوان carry select adder این تاخیر کاهش می یابد به اندازه ی مجموع تاخیر تمام جمع کننده های دوبیتی است. در carry select adder این تاخیر کاهش می کنیم زیرا جمع ارقام با ارزش بالاتر را یک بار با = در ایک بار با = در با آماده شدن خروجی جمع ارقام با ارزش پالینتر، با توجه به cout این جمع، از بین خروجی های دوجمع کننده ی با ارزش بالاتر یکی را انتخاب می کنیم (به کمک multiplexer). بنابراین فرمت کلی مدار دوجمع کننده ی به شکل زیر خواهد بود:



شکل ۱ مدار جمعکنندهی ۶ بیتی carry select adder

پیادهسازی مدار در پروتئوس:

برای پیادهسازی این جمع کننده در پروتئوس از دو تراشهی آماده استفاده کردیم:


Y-bit full adder :∀\fix\ •

این ic دو عدد دوبیتی و یک بیت نقلی را ورودی گرفته و یک عدد دو بیتی (جمع ورودیها) و یک بیت نقلی را خروجی میدهد.

quadric Y to \ multiplexer : Y \ \ \ \ \ •

این ۴ ic مقدار دو بیتی و یک بیت select را ورودی گرفته و بر مبنای بیت select از هرمقدار دوبیتی یکی از بیتها را انتخاب می کند. (یک بیت Enable نیز برای فعال کردن مدار استفاده می شود.)


با توجه به فرم کلیای که بالاتر برای مدار مشخص کردیم، پیادهسازی مدار به شکل زیر خواهد بود:



شکل ۲ مدار جمعکنندهی ۶ بیتی carry select adder در پروتئوس

خروجي مدار

در این قسمت یک نمونه ورودی و خروجی برای این مدار نمایش داده شده است:




شكل ٣ جمع دو عدد ٥ و ٢١ با بيت نقلي ١

پیادهسازی مدار به صورت فیزیکی:


مداری را که در پروتئوس پیادهسازی کردیم بر روی بردبورد نیز به صورت فیزیکی آماده کردیم.

تراشههای مورد استفاده

■ %-bit full adder: ٧٩٨٣



Quadric Y-to-\ multiplexer: Y\(\frac{1}{2}\)\




توضيحات مدار

به دلیل کمبود تعداد جمع کننده ی دوبیتی از جمع کننده ی ۴بیتی به جای این تراشه استفاده کردیم. برای این کار دو رقم پرارزش ورودی ها را صفر قرار داده و از رقم سوم خروجی به عنوان cout استفاده کردیم.

خروجی مدار به وسیلهی seven segment و یک LED (بیت نقلی) نمایش داده شده است.

تصویر مدار پیادهسازی شده در ادامه آمده است:



شکل ٤ مدار جمع کننده ی ۶ بیتی carry select adder

نمایش خروجی روی Seven Segment

برای نمایش دادن خروجی با ظاهری بهتر، به جای استفاده از LED از آردوینو UNO و ماژول ۲۳۷ TM و و استفاده کردیم. اتصالات آن به این صورت است که پینهای CLK و DIO ماژول به ترتیب به پینهای ۸ و ۹ آردوینو، و ۶ بیت خروجی نیز به ترتیب از بیت کمارزش به پرارزش به پینهای ۲ تا ۷ متصل میشوند. قطعه کد استفاده شده نیز در ادامه آمدهاست:

```
#include <TM1637Display.h>
#define CLK 8
#define DIO 9

TM1637Display display(CLK, DIO);
const int binPins[6] = {2, 3, 4, 5, 6, 7};

void setup() {
  for (int i = 0; i < 6; i++) {
    pinMode(binPins[i], INPUT);
  }

  display.setBrightness(0x0f);
}

void loop() {
  int binaryInput = 0;

  for (int i = 0; i < 6; i++) {
     binaryInput |= digitalRead(binPins[i]) << i;
  }

  display.showNumberDec(binaryInput);

  delay(100);
}</pre>
```

شکل ۵ کد استفاده شده در آر دوینو



شکل 7 ماژول استفاده شده برای نمایش خروجی دهدهی