باسمه تعالسر

آزمایشگاه معماری کامپیوتر



دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف تابستان ۱۴۰۳

استاد:

دکتر حمید سربازی آزاد مهندس عطیه غیبی فطرت

اعضای گروه:

سعید فراتی کاشانی — ۴۰۱۱۰۶۲۹۹ امیرحسین صوری — ۴۰۱۱۰۶۱۸۲ زهرا آذر — ۹۹۱۰۹۷۴۴

١

فهرست عناوين

موضوع آزم ایش:
شرح کلی آزمایش:
یادهسازی مدار اولیه در پروتئوس:
طراحی Full Adder
طراحی ۴-Bit Adder
طراحی BCD Adder
طراحی ۳-Digit BCD Adder
نمایش خروجی W-Digit BCD Adder
يادهسازي مدار به صورت فيزيكي:
تراشههای مورد استفاده
توضيحات مدار

موضوع آزمایش:

جمع کنندهی سه رقمی BCD

شرح کلی آزمایش:


در این آزمایش میخواهیم دو عدد سه رقمی در مبنای ۱۰ که به صورت BCD هستند را با یکدیگر جمع بزنیم و حاصل را برروی Segment ۷ نمایش دهیم.

پیادهسازی مدار اولیه در پروتئوس:

برای این آزمایش در چند سطح مختلف، قطعات را طراحی کردیم و در ادامه هر بخش را توضیح میدهیم.

طراحی Full Adder


در گام اول یک تمام جمع کننده با استفاده از گیتهای اولیه ساختیم تا بتوانیم در مراحل بعدی از آن استفاده کنیم.



شكل ا

طراحی F-Bit Adder


در گام بعدی، با توجه به این که هر عدد BCD شامل ۴ بیت است، ۴ تمام جمع کننده را به طور سری به یکدیگر متصل کردیم تا بتوانیم دو عدد ۴ بیتی را با یکدیگر جمع بزنیم.



شکل ۲

طراحي BCD Adder

در گام بعدی، با استفاده از جمع کننده ی ۴ بیتی که در مرحله قبل ساختیم، یک جمع کننده BCD را پیادهسازی کردیم. تفاوت این جمع کننده با مرحله ی قبلی در آن است که هر رقم خروجی ما حداکثر ۹ می تواند باشد و ورودی هایمان نیز بیشتر از ۹ نخواهند بود. لذا با مجموعی بزرگ تر از ۱۸ روبه رو نخواهیم شد. مدار پیاده سازی شده به صورت زیر است:




شکل ۳

همان طور که مشاهده می کنید، ابتدا C in و دو رقم BCD را با استفاده از Bus و Bus و B به جمع کننده ی ۴ بیتی می دهیم. یک سیگنال تحت عنوان ۷ تعریف کردیم که با استفاده از آن بتوانیم تشخیص دهیم که حاصل جمع، بیشتر از ۹ شده است یا نه. برای این کار، یک بار بیت دوم و چهارم، و باری دیگر بیت سوم و چهارم را AND کردیم. زیرا در صورتی که حاصل بخواهد بالای ۹ باشد، حاصل حداقل یکی از این دو گیت AND، ۱ خواهد بود. کند خروجی گیتهای گفته شده را به همراه C out از گیت OR عبور دادیم تا سیگنال ۷ که مشابه worflow است آماده گردد.

حال، برای استفاده از این سیگنال V باید بدین صورت عمل کنیم که اگر V رخ داده بود، عدد حاصل را با P جمع کنیم و در صورتی که P رخ نداده بود، عدد حاصر بدون تغییر بماند و یا به عبارتی دیگر با P جمع شود. دلیل جمع کردن با P نیز، انتقال عدد از محدوده ی غیر مجاز BCD به محدوده ی مجاز آن است. پس به همین دلیل بیتهای دوم و سوم عدد P در جمع کننده ی دوم را برابر با P قرار می دهیم که بسته به نیاز، P یا P تشکیل شود. در نهایت نیز اگر P رخ داد، P نیز داریم.

طراحی ۳-Digit BCD Adder


با استفاده از BCD Adder که پیادهسازی کردیم، سه تا از آنها را به صورت متوالی به یکدیگر متصل می کنیم تا یک جمع کننده ی سه رقمی دهدهی تشکیل دهیم.



شکل کے

نمایش خروجی W-Digit BCD Adder

در گام نهایی، با استفاده از قطعهای که در مرحله قبل ساختیم و تعدادی Y Segment محت عملکرد مدار جمع کننده مان را نمایش دادیم.




شکل ٥

پیادهسازی مدار به صورت فیزیکی:


مداری که شبیهساز آن را در پروتئوس پیادهسازی کردیم را بر روی بردبورد نیز به صورت فیزیکی آماده کردیم.

تراشههای مورد استفاده


■ Y-input OR: YfTY




■ Y-input AND: Y۴·λ



■ Y-input XOR: YFA9




■ ۴-bit full adder: ٧۴٨٣



توضيحات مدار

تصویر مدار پیادهسازی شده به صورت زیر است:



شكل 7

جهت سهولت در پیادهسازی مدار فیزیکی، به جای جمع زدن سه رقم BCD، صرفاً یک رقم را جمع زدیم. همچنین از آن جا که برای جمع زدن هر رقم BCD نیاز به دو تمام جمع کننده ی ۴ بیتی داریم، یکی از آنها را خودمان با استفاده از گیتهای اولیه ساختیم و برای دیگری از تراشه آماده ی جمع کننده استفاده کردیم.

در بردبورد سمت چپ، چهار تا تمامجمع کننده ی یک بیتی ساختیم. از آنجا که برای هر یک تمام جمع کننده، نیاز به ۲ گیت AND و ۱ گیت OR داریم پس چینش تراشه ها را به صورت بالا انجام دادیم تا استفاده بهینه از تمامی ۴ گیت موجود در هر چهار تراشه صورت بگیرد.

در بردبورد سمت راست نیز نیمهی راست مدار پیادهسازی شده در پروتئوس را آماده کردیم. ۴ بیت خروجی جمع را با استفاده از ۴ عدد LED و همچنین بیت C out که معادل با ۱۰ است را نیز با LED دیگری همان طور که در تصویر مشخص شدهاست، نمایش دادیم.