باسمه تعالى

آزمایشگاه معماری کامپیوتر



دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف تابستان ۱۴۰۳

استاد:

دکتر حمید سربازی آزاد مهندس عطیه غیبی فطرت

اعضای گروه:

زهرا آذر – ۹۹۱۰۹۷۴۴ سعید فراتی کاشانی – ۴۰۱۱۰۶۲۹۹ امیرحسین صوری – ۴۰۱۱۰۶۱۸۲

فهرست عناوين

وضوع آزمايش:	۲
ترح کلی آزمایش:	۲
رى كى رى بررسى جزئيات مدار	
يادهسازي مدار در پروتئوس:	
خروجي مدار	۸
یادهسازی مدار به صورت فیزیکی:	۹
ت اشههای مورد استفاده	۹

موضوع آزمایش:

واحد محاسبه با امكان انتخاب ثبات مبدا و مقصد

شرح کلی آزمایش:

در این آزمایش قصد داریم یک ALU در کنار ۴ رجیستر ۸ بیتی بسازیم تا بتوانیم محاسبات انجام دهیم و در رجیسترها ذخیرهسازی کنیم.

بررسي جزئيات مدار

R0 در این مدار $^{\circ}$ رجیستر R3 تا R3 داریم. یک ALU داریم که ورودی اول آن همواره مقدار رجیستر R0 است و ورودی دوم آن می تواند مقدار رجیسترهای R3 تا R3 و یا مقادیر ثابت $^{\circ}$ و $^{\circ}$ و او $^{\circ}$ باشد؛ این ALU امکان اعمال عملیات جمع و تفریق را دارد.

دستورات این پردازنده ۶ بیتی هستند، بیتها از سمت چپ به این صورت هستند:

- بیت اول (بیت sub): صفر برای جمع و یک برای تفریق
- بیتهای دوم و سوم (سلکت رجیستر مقصد): شماره ی یکی از ۴ رجیستر مقصد را مشخص می کند.
- بیتهای چهارم تا ششم (سلکت ورودی دوم ALU): شمارهی یکی از ۷ حالت ممکن را مشخص می کند.

پس از انجام عملیات مورد نظر، مقدار حاصل در رجیستری که انتخاب شدهاست، ذخیره می شود.

پیادهسازی مدار در پروتئوس:

برای پیادهسازی این پردازنده در پروتئوس از این تراشههای آماده استفاده کردیم:

8-bit bidirectional shift register with clear :YF19A •

این تراشه یک شیفت رجیستر ۸ بیتی است که قابلیتهای پارالل لود، شیفت به چپ (با قرار دادن صفر ایک در LSB)، شیفت به راست (با قرار دادن صفر ایک در MSB) و عدم تغییر (نگه داشتن مقدار) را دارد. به کمک ورودی های SD و SI یکی از ۴ حالت بالا و به کمک SR و SI صفر یا یک بودن بیت آخر هنگام شیفت را مشخص می کند.

dual 4-line to 2-line decoder :YF1٣9

این تراشه دو ورودی گرفته و خروجی مربوط به آن شماره را صفر می کند، در حالی که بقیهی خروجیها یک ستند.

1 of 8 data selectors/multiplexers :YF1\D\ •

این تراشه همان مالتی پلکسر Λ به یک است و با توجه به سلکت Υ بیتی، یکی از Λ ورودی تکبیتی خود را خروجی می دهد.

quadruple 1 of 2 data selectors/multiplexers : YF \ \ \ \ \ \ •


این تراشه شامل ۴ مالتی پلکسر ۲ به یک است و با توجه سلکت تکبیتی، یکی از ۲ ورودی هر یک از مالتی پلکسرهای خودش را خروجی می دهد.

4-bit binary full adder : YFAT •

این تراشه فول ادر ۴ بیتی است که دو عدد ۴ بیتی و یک carry ورودی می گیرد و ضمن جمع کردن آنها یک عدد ۴ بیتی و یک carry خروجی می دهد.

• تراشهی ۷۴۰۴ (hex inverse) نیز مورد استفاده است.


با توجه به توضیحاتی که در مورد پردازنده دادهشد، این مدار را پیادهسازی کردیم:




گزارش آزمایش شماره ۶

آزمایشگاه معماری کامپیوتر


مدار داخلی بخش 8TO1-8BIT-MUX نیز بدین صورت است و هدف آن انتخاب یکی از ۷ ورودی ۸ بیتی به عنوان دومین ورودی ALU است:



همچنین مدار داخلی بخش ADD/SUB-8BIT نیز به صورت زیر است و هدف آن جمع یا تفریق دو ورودی ۸ بیتی بر اساس سیگنال sub است:



در نهایت نیز مدار داخلی بخش TS-COMPLEMENT به این شکل است و همه ی بیتهای عدد Λ بیتی ورودی را not می کند:




آزمایشگاه معماری کامپیوتر گزارش **آزمایش شماره ۶**

در این مدار، ماکس ۸ بیتی ۸ به یک ورودی دوم ALU را انتخاب می کند؛ سپس در ADD/SUB-8BIT ابتدا این مدار، ماکس ۸ بیتی ۸ به یک ورودی دوم ۱'s complement دومین ورودی محاسبه می شود، سپس بر اساس سیگنال sub یک عدد از میان ورودی دوم ۱'s complement می شود. ورودی اول ۱'s complement ها داده می شود. ورودی اول sub یا این مدار است. در نهایت نیز مقدار carry_in اولین ادر ۴ بیتی همان sub خواهد بود، تا در صورت نیاز به تفریق مقدار ۱'s complement را یکی اضافه کرده و به ۲'s complement تبدیل کند. در نهایت نیز خروجی محاسبه شده توسط ALU در یکی از ۴ رجیستر ذخیره می شود که توسط دیکودر مشخص شده است.

خروجي مدار

در این قسمت یک نمونه ورودی و خروجی برای این مدار نمایش داده شده است:




در این نمونه مقدار α در α و α در R1 ذخیره شدهاست، سپس مجموع آنها (۹) در R2 و تفاضل آنها (۱) در R3 ذخیره شدهاست.

پیادهسازی مدار به صورت فیزیکی:


مداری که به صورت فیزیکی پیادهسازی کردیم، با کمی سادهسازی همراه بود. ورودی دوم ALU می تواند مداری که به صورت فیزیکی پیادهسازی کردیم، با کمی سادهسازی همراه بود. ورودی دوم ALU می تواند مقدار رجیسترهای R1 R0 و R1 مقادیر ثابت R1 باشد. همچنین خروجی نیز در R0 یا R1 ذخیره می شود؛ عملا رجیسترهای R2 و R3 حذف شدهاند.

تراشههای مورد استفاده


• 8-bit bidirectional shift register with clear: YF19A




dual 4-line to 2-line decoder: Yf1mq



• 1 of 8 data selectors/multiplexers: YF1۵1



quadruple 1 of 2 data selectors/multiplexers: YF\\(\Delta\)Y



■ 4-bit full adder: YFAT

