# آزمایشگاه معماری کامپیوتر



دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف

تابستان ۱۴۰۳

#### استاد:

دکتر حمید سربازی آزاد

مهندس عطیه غیبی فطرت

### اعضای گروه:

زهرا آذر - ۹۹۱۰۹۷۴۴

سعید فراتی کاشانی - ۴۰۱۱۰۶۲۹۹

امیرحسین صوری - ۴۰۱۱۰۶۱۸۲

### گزارش آزمایش شماره ۵

### آزمایشگاه معماری کامپیوتر

## فهرست عناوين

٢	موضوع ازمايش
	شرح كلى آزمايش
	الگوريتم مورد استفاده
	پیادهسازی مدار
٣	تراشههای مورد استفاده
۴	پیادهسازی در Proteus
	تولیدکنندهی سیگنالهای کنترلی
	ماژول اجراى الگوريتم
	ماژول سازندهی خروجی
٩	خروجي مدارخروجي مدار

#### موضوع آزمايش

طراحی BCD to Binary Cnverter رقمی

#### شرح کلی آزمایش

در این آزمایش قصد داریم یک مبدل دهدهی به دودویی طراحی کنیم که یک عدد دهدهی ۳ رقمی (۱۲ بیتی) را به یک عدد باینری ۱۰ بیتی تبدیل میکند.

#### الگوريتم مورد استفاده

برای تبدیل دهدهی به دودویی میتوانیم از روش زیر استفاده کنیم:

- 1 . ابتدا ۱۲ بیت ورودی را به راست شیفت می دهیم.
- . تمام ارقامی که بیت پرارزش آنها ۱ است را منهای  $\pi$  می کنیم.
  - 3. به مرحلهی ۱ برمی گردیم.

در نهایت بیتهایی که در اثر شیف به راست به دست آمدهاند معادل باینری عدد را میسازند.

#### پیادهسازی مدار

#### تراشههای مورد استفاده

4-bit shift register : ٧٤١٩٤ •

این تراشه می تواند عملیاتهای زیر را انجام دهد:

S1	S0	عمليات
L	L	hold
L	Н	Shift to left
Н	L	Shift to right
Н	Н	Parallel load

quadric 2 to 1 multiplexer : YF1 
•

این تراشه ۴ مقدار دو بیتی و یک بیت select را ورودی گرفته و بر مبنای بیت select از هرمقدار دوبیتی یکی از بیتها را انتخاب می کند. (یک بیت Enable نیز برای فعال کردن مدار استفاده می شود.)

4-bit counter :Y۴1۶۳ •


این تراشه قابلیت شمارش از ۰ تا ۱۵ را دارد.

SR	PE	CET	CEP	Action on the Rising
				Clock Edge (_/)
L	Х	X	Х	Reset (Clear)
Н	L	X	X	Load $(P_n \rightarrow Q_n)$
Н	Н	Н	Н	Count (Increment)
н	Н	L	X	No Change (Hold)
Н	Н	Χ	L	No Change (Hold)

شکل ۱ جدول عملیاتهای تراشهی ۲۴۱۶۳

#### پیادهسازی در Proteus

با استفاده از الگوریتمی که توضیح دادیم و تراشههایی که نام بردیم مدار را پیادهسازی میکنیم:



شکل 2 مدار مبدل دهدهی به دودویی


این مدار با ۱ شدن سیگنال start شروع به کار کرده و خروجی را در ۱۰ بیت نمایش میدهد.

در ادامه بخشهای مختلف مدار را به تفکیک بررسی میکنیم:

#### تولیدکنندهی سیگنالهای کنترلی


این ماژول ۳ سیگنالی که در بخشهای بعدی از آنها استفاده خواهد شد را تولید میکنند.

- سیگنال En: نشان می دهد که آیا سیگنال start یک شده است (مدار فعال است) یا خیر
- سیگنال First\_CLK: نشان میدهد در اولین clock مدار (پس از فعال شدن) هستیم یا در clockهای بعدی
- سیگنال parallel: در اولین clock (پس از فعال شدن) یک است و در ادامه یکی در میان ۰ و ۱ می شود. (هنگامی که شیفت به راست انجام می دهیم صفر است و هنگامی که ارقام را منهای ۳ می کنیم ۱ است.)
  - سیگنال end: نشان می دهد که محاسبات مدار به اتمام رسیده است و خروجی آماده است یا خیر



شکل ۳ ماژول تولیدکنندهی سیگنالهای کنترلی

مدار داخلی این ماژول به شکل زیر است:




شکل ۴ مدار داخلی ماژول تولیدکنندهی سیگنالهای کنترلی

برای تولید سیگنالهای En و parallel و First\_CLK از یک شیفترجیستر استفاده کردهایم که تنها عملیات parallel load را در هر clock اجرا میکند و مقادیر مورد نظر را میسازد.

برای تولید سیگنال end از یک شمارنده استفاده کردهایم که به محض شروع به کار مدار (First\_CLK = 1) مقدارش صفر می شود و در parallel بسیگنال parallel عدد ۱۰ انجام می دهد. (در واقع با لبه ی بالارونده ی سیگنال parallel شمارش را انجام می دهد که یعنی یک clock در میان.) از آنجایی که مدار برای اتمام کار خود به ۱۰ شیفت به راست (تولید ۱۰ رقم خروجی) احتیاج دارد، سیگنال parallel باید ۱۰ بار صفر و یک شود. البته این شمارش از بعد از clock اول شروع می شود. زیرا در clock اول شمارنده در حال clock شدن است.


#### ماژول اجراي الگوريتم

در این بخش الگوریتمی که توضیح دادیم را اجرا میکنیم. یعنی یک clock در میان عملیات شیفت به راست را انجام میدهیم و ارقام با بیت پرارزش ۱ را منهای ۳ میکنیم. این عملیاتها برای هر رقم به طور جداگانه صورت میگیرد بنابراین در ۳ ماژول مشابه مدار مربوط به این بخش را پیادهسازی کردهایم.



شکل ۵ ماژولهای اجرای الگوریتم تبدیل دهدهی به دودویی (برای هر سه رقم)

مدار داخلی این ماژولها را در ادامه مشاهده می کنید:




شكل عمدار داخلي ماژولهاي اجراكنندهي الگوريتم

در این مدار حالتهای زیر ممکن است پیش بیایند:

- اولین First\_CLK = 1, En = 1, Parallel = 1) clock): در multiplexer عدد ۴ بیتی ورودی انتخاب شده و با عملیات parallel load
- clock مربوط به شیفت به راست (First\_CLK = 0, En = 1, Parallel = 0): در رجیستر عملیات شیفت به راست انجام می شود. (خروجی multiplexer اهمیتی ندارد.)
- Clock مربوط به منهای ۳ کردن درصورت ۱ بودن رقم پرارزش (First\_CLK = 0, En = 1, Parallel = 1): در Q3 = 1 (این ماژول صرفا خروجی رجیستر را منهای ۳ می کند.) انتخاب می شود. اگر Q3 = 1 عملیات parallel load انجام شده و خروجی رجیستر منهای ۳ می شود. اگر Q3 = 1 عملیات Q3 = 1 در رجیستر انجام می شود و خروجی رجیستر منهای ۳ می شود. اگر Q3 = 1 عملیات Q3 = 1 در رجیستر انجام می شود و خروجی رجیستر تغییری نمی کند.

#### ماژول سازندهی خروجی

در این بخش از مدار صرفا در ۳ شیفت رجیستر خروجیهای حاصل از شیفت به راست دادن عدد ۱۲ بیتی را ذخیر می کنیم. (برا این کار این ارقام را از سمت پرارزش وارد رجیسترها کرده و به راست شیفت می دهیم. (در واقع با استفاده از این ۳ رجیستر یک رجیستر ۱۰بیتی شیفت دهنده به راست ساخته ایم که خروجی مدار را در خود ذخیر می کند.)




شکل ۲ ماژول سازندهی خروجی مدار


همانطور که در مدار مشخص است در اولین CLK ورودی MR رجیسترها صفر می شود که به معنی clear کردن مقدار رجیستر است. در بقیه بقیه یه معنی parallel = 1 و هنوز بیت end یک نشده باشد (کار مدار به اتمام نرسیده باشد،) به راست شیفت می دهیم. در چنین parallel = 1 و هنوز بیت کمارزش ماژول ماژول اجرای الگوریتم شیفت به راست داده ایم و در این بخش از مدار نیز باید به راست شیفت بدهیم و بیت کمارزش ماژول اجرای الگوریتم را از سمت پرارزش وارد رجیسترها کنیم. اگر هم parallel = 0 یا end = 0 مقدار خروجی را hold می کنیم.

#### خروجی مدار

در ادامه چند نمونه ورودی و خروجی مدار را مشاهده می کنیم:



شکل ۸ خروجی متناظر با ورودی ۱۹



شکل ۹ خروجی متناظر با ورودی ۲۵۶