

باسمه تعالی

# آزمایشگاه معماری کامپیوتر



دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف

تأسیسات ۱۴۰۳

استاد:

دکتر حمید سربازی آزاد

مهندس عطیه غیبی فطرت

اعضای گروه:

زهرآ آذر — ۹۹۱۰۹۷۴۴

سعید فراتی کاشانی — ۴۰۱۱۰۶۲۹۹

امیرحسین صوری — ۴۰۱۱۰۶۱۸۲

## فهرست عناوین

۳.....	موضوع آزمایش
۳.....	شرح کلی آزمایش
۳.....	بررسی روش Shift & Add
۳.....	پیاده‌سازی مدار در پروتئوس
۵.....	خروجی مدار
۶.....	پیاده‌سازی مدار به صورت فیزیکی
۶.....	تراشه‌های مورد استفاده

## موضوع آزمایش:

ضرب کننده ی ممیز ثابت

## شرح کلی آزمایش:

در این آزمایش قصد داریم دو عدد ممیز ثابت ۴ بیتی را به روش shift & add در یکدیگر ضرب کنیم. می توانیم تعداد دلخواهی از بیت ها را مربوط به اعشار بگیریم و عملکرد مدار تغییری نمی کند؛ حتی می توان صفر بیت را به اعشار اختصاص دهیم و اعشار نداشته باشیم. اعداد مثبت فرض شده اند و بدون علامت هستند.

## بررسی روش Shift & Add

در این روش، مانند ضرب عادی دو عدد عمل می کنیم. به این معنا که ابتدا متغیر مربوط به حاصل نهایی را صفر در نظر می گیریم. سپس در هر مرحله بیت کم ارزش عدد دوم را در عدد اول (این عدد به تعداد یکی کمتر از مرحله ی فعلی به سمت چپ شیفت خورده است) ضرب می کنیم و آن را به حاصل نهایی اضافه می کنیم؛ یعنی اگر بیت کم ارزش عدد دوم سفر باشد، اتفاقی نمی افتد و اگر یک باشد، همان شیفت خورده ی عدد اول به حاصل نهایی اضافه می شود.

سپس عدد اول را یک بیت به سمت چپ شیفت می دهیم تا ارزش آن برای مرحله ی بعد افزایش یابد. همچنین عدد دوم را یک بیت به سمت راست شیفت می دهیم تا بیت کم ارزش آن آپدیت شود. این مراحل را تا زمانی که عدد دوم برابر با صفر شود، ادامه می دهیم.

## پیاده سازی مدار در پروتئوس:

برای پیاده سازی این جمع کننده در پروتئوس از دو تراشه ی آماده استفاده کردیم:

• ۷۴۱۹۸: 8-bit bidirectional shift register with clear

این تراشه یک شیفت رجیستر ۸ بیتی است که قابلیت های پارالل لود، شیفت به چپ (با قرار دادن صفر/یک در LSB)، شیفت به راست (با قرار دادن صفر/یک در MSB) و عدم تغییر (نگه داشتن مقدار) را دارد. به کمک ورودی های S0 و S1 یکی از ۴ حالت بالا و به کمک SR و SL صفر یا یک بودن بیت آخر هنگام شیفت را مشخص می کند.

- ۷۴۱۹۴: 4-bit bidirectional shift register with clear

این تراشه دقیقاً مشابه تراشه‌ی قبلی (۷۴۱۹۸) است، با این که تفاوت که به جای ۸ بیت، ۴ بیت را پشتیبانی می‌کند.

- ۷۴۱۹۹: 8-bit parallel access shift register with clear


این تراشه شباهت زیادی به تراشه‌ی اول (۷۴۱۹۸) دارد، با این تفاوت که امکان شیفت دوطرفه را ندارد.

- ۷۴۸۳: 4-bit full adder

این تراشه با ورودی گرفتن دو عدد ۴ بیتی و  $C_{in}$ ، حاصل جمع ۴ بیتی و  $C_{out}$  را خروجی می‌دهد.

- تراشه‌های دیگر مانند ۷۴۰۸ (2-input and)، ۷۴۲۵ (2-input nor) و ۷۴۰۴ (hex inverse) نیز مورد استفاده هستند.

با توجه به توضیحاتی که در مورد روش Shift & Add داده‌شد، این مدار را پیاده‌سازی کردیم:



در این مدار، تراشه‌ی ۷۴۱۹۸ با نام A، در ابتدا مقدار عدد اول را دارد و پس از آن در هر کلاک یک بیت به سمت چپ شیفت می‌خورد؛ از آن جایی که ورودی‌ها ۴ بیتی هستند، تا انتهای ضرب عدد اول نهایتاً ۸ بیت می‌تواند شود، پس از رجیستر ۸ بیتی استفاده می‌کنیم.

تراشه‌ی ۷۴۱۹۴ با نام B، در ابتدا مقدار عدد دوم را دارد و پس از آن در هر کلاک یک بیت به سمت راست شیفت می‌خورد.


تراشه‌ی ۷۴۱۹۹ با نام MULT، حاصل نهایی ضرب را در خود ذخیره می‌کند و در ابتدا مقدار صفر دارد.

در هر کلاک به کمک دو تراشه‌ی ۷۴۸۳ با نام‌های ADDER1 و ADDER2 عدد ۸ بیتی A را با مقدار فعلی MULT جمع می‌کنیم. حال در صورت یک بودن بیت کم‌ارزش B، آن را در MULT لود می‌کنیم و در صورت صفر بودن این بیت تغییری رخ نمی‌دهد و MULT مقدار قبلی خود را hold می‌کند. نکته: چون در تراشه‌ها 8-bit full adder نداشتیم، از ترکیب دو 4-bit full adder استفاده کردیم (:

در نهایت نیز اگر تمام بیت‌های B صفر شوند، نتیجه آماده است و سیگنال END فعال می‌شود.

### خروجی مدار

در این قسمت یک نمونه ورودی و خروجی برای این مدار نمایش داده شده است:




در این نمونه با فرض این که رقم اعشار نداشته باشیم، ضرب دو عدد ۵ و ۱۰ انجام شده است، که حاصل ۵۰ به درستی محاسبه شده است و سیگنال END فعال شده است.

### پیاده سازی مدار به صورت فیزیکی:


مداری که در پروتئوس پیاده سازی کردیم را فردا بر روی بردبورد نیز به صورت فیزیکی آماده خواهیم کرد:

### تراشه های مورد استفاده


- 8-bit bidirectional shift register with clear: ۷۴۱۹۸



- 4-bit bidirectional shift register with clear: ۷۴۱۹۴



- 8-bit parallel access shift register with clear: ۷۴۱۹۹



- 4-bit full adder: ۷۴۸۳

