باسمه تعالى

آزمایشگاه معماری کامپیوتر



دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف تابستان ۱۴۰۳

استاد:

دکتر حمید سربازی آزاد مهندس عطیه غیبی فطرت

اعضای گروه:

زهرا آذر – ۹۹۱۰۹۷۴۴ سعید فراتی کاشانی – ۴۰۱۱۰۶۲۹۹ امیرحسین صوری – ۴۰۱۱۰۶۱۸۲

فهرست عناوين

٣	موضوع آزمايشموضوع آزمايش
	ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ ـ
	بررسی روش Shift & Add
٣	پیادهسازی مدار در پروتئوس
0	خروجي مدار
۶	پیادهسازی مدار به صورت فیزیکی
٦	تراشههای مورد استفاده

موضوع آزمایش:

ضرب كنندهى مميز ثابت

شرح کلی آزمایش:

در این آزمایش قصد داریم دو عدد ممیز ثابت ۴ بیتی را به روش shift & add در یکدیگر ضرب کنیم. می توانیم تعداد دلخواهی از بیتها را مربوط به اعشار بگیریم و عملکرد مدار تغییری نمی کند؛ حتی می توان صفر بیت را به اعشار اختصاص دهیم و اعشار نداشته باشیم. اعداد مثبت فرض شده اند و بدون علامت هستند.

بررسی روش Shift & Add

در این روش، مانند ضرب عادی دو عدد عمل می کنیم. به این معنا که ابتدا متغیر مربوط به حاصل نهایی را صفر در نظر می گیریم. سپس در هر مرحله بیت کمارزش عدد دوم را در عدد اول (این عدد به تعداد یکی کمتر از مرحله ی فعلی به سمت چپ شیفت خوردهاست) ضرب می کنیم و آن را به حاصل نهایی اضافه می کنیم؛ یعنی اگر بیت کمارزش عدد دوم سفر باشد، اتفاقی نمی افتد و اگر یک باشد، همان شیفت خورده ی عدد اول به حاصل نهایی اضافه می شود.

سپس عدد اول را یک بیت به سمت چپ شیفت میدهیم تا ارزش آن برای مرحلهی بعد افزایش یابد. همچنین عدد دوم را یک بیت به سمت راست شیفت میدهیم تا بیت کمارزش آن آپدیت شود.

این مراحل را تا زمانی که عدد دوم برابر با صفر شود، ادامه میدهیم.

پیادهسازی مدار در پروتئوس:

برای پیاده سازی این جمع کننده در پروتئوس از دو تراشهی آماده استفاده کردیم:

8-bit bidirectional shift register with clear : Y۴۱٩٨ •

این تراشه یک شیفترجیستر ۸ بیتی است که قابلیتهای پارالل لود، شیفت به چپ (با قرار دادن صفر/یک در LSB)، شیفت به راست (با قرار دادن صفر/یک در MSB) و عدم تغییر (نگهداشتن مقدار) را دارد. به کمک ورودیهای SD و S1 یکی از \dagger حالت بالا و به کمک SR و SL صفر یا یک بودن بیت آخر هنگام شیفت را مشخص می کند.

4-bit bidirectional shift register with clear :YF19F

این تراشه دقیقا مشابه تراشهی قبلی (۲۴۱۹۸) است، با این که تفاوت که به جای ۸ بیت، ۴ بیت را پشتیبانی میکند.

8-bit parallel access shift register with clear : YF199 •


این تراشه شباهت زیادی به تراشهی اول (۷۴۱۹۸) دارد، با این تفاوت که امکان شیفت دوطرفه را ندارد.

4-bit full adder : ሃ۴አሞ •

این تراشه با ورودی گرفتن دو عدد ۴ بیتی و c_in، حاصل جمع ۴ بیتی و c_out را خروجی میدهد.

• تراشههای دیگر مانند ۲۴۰۸ (2-input nor) ۷۴۲۵)، ۲۴۲۵ (2-input and) نیز مورد استفاده هستند.

با توجه به توضیحاتی که در مورد روش Shift & Add داده شد، این مدار را پیاده سازی کردیم:



در این مدار، تراشه ی ۷۴۱۹۸ با نام A، در ابتدا مقدار عدد اول را دارد و پس از آن در هر کلاک یک بیت به سمت چپ شیفت میخورد؛ از آنجایی که ورودی ها ۴ بیتی هستند، تا انتهای ضرب عدد اول نهایتاً ۸ بیت میتواند شود، پس از رجیستر ۸ بیتی استفاده می کنیم.

تراشهی ۷۴۱۹۴ با نام B، در ابتدا مقدار عدد دوم را دارد و پس از آن در هر کلاک یک بیت به سمت راست شیفت می خورد.


تراشهی ۷۴۱۹۹ با نام MULT، حاصل نهایی ضرب را در خود ذخیره می کند و در ابتدا مقدار صفر دارد.

در هر کلاک به کمک دو تراشهی ۷۴۸۳ با نامهای ADDER1 و ADDER2 عدد ۸ بیتی A را با مقدار فعلی در هر کلاک به کمک دو تراشهی ۷۴۸۳ با نامهای ADDER1 و MULT لود می کنیم و در صورت MULT جمع می کنیم. حال در صورت یک بودن بیت کمارزش B، آن را در MULT لود می کنیم و در صورت مفر بودن این بیت تغییری رخ نمی دهد و MULT مقدار قبلی خود را hold می کند. نکته: چون در تراشهها -8 - bit full adder نداشتیم، از ترکیب دو 4-bit full adder استفاده کردیم :)

در نهایت نیز اگر تمام بیتهای B صفر شوند، نتیجه آماده است و سیگنال END فعال میشود.

خروجي مدار

در این قسمت یک نمونه ورودی و خروجی برای این مدار نمایش داده شده است:




در این نمونه با فرض این که رقم اعشار نداشتهباشیم، ضرب دو عدد ۵ و ۱۰ انجام شدهاست، که حاصل ۵۰ به درستی محاسبه شدهاست و سیگنال END فعال شدهاست.

پیادهسازی مدار به صورت فیزیکی:


مداری که در پروتئوس پیادهسازی کردیم را فردا بر روی بردبورد نیز به صورت فیزیکی آماده خواهیم کرد :)

تراشههای مورد استفاده


• 8-bit bidirectional shift register with clear: YF19A



4-bit bidirectional shift register with clear: YF19F



8-bit parallel access shift register with clear: Yf199



■ 4-bit full adder: YFAT

