

24/09/2013

Tuesday, September 24, 2013 8:49 AM

### CHƯƠNG 3: Mô tả IC số, hệ thống số dùng ngôn ngữ Verilog (12LT+3BT)

3.1. Các thành phần cơ bản của ngôn ngữ Verilog (Nhắc lại chương 1: Khái niệm module, port, chú thích; Khai báo tín hiệu, biến; hằng trong mạch; Các mô hình mô tả mạch: mô hình cấu trúc, mô hình dòng dữ liệu, mô hình hành vi) – 1LT

#### 3.1.1. Khái niệm module và port

##### a) Module

- Thiết kế mạch bằng Verilog được khai báo bằng cú pháp module
- Cú pháp

```
module tên_module (  
    khai_báo_cổng_vào_ra  
);  
    /* Khai báo biến, tham số sử dụng trong module; */  
    /* Mô tả cấu trúc, hoạt động của module bằng các  
    cú pháp Verilog;*/
```

##### **endmodule**

##### b) Cổng vào ra

- Cổng vào ra của thiết kế được khai báo cùng với module
- Cú pháp

**input/output/inout** [khoảng\_chỉ\_số] tên\_cổng,

Trong đó:

- **input, output, inout** được sử dụng để chỉ ra hướng tín hiệu (vào, ra, hoặc vào/ra) của cổng
- [khoảng\_chỉ\_số] là tùy chọn dùng để khai báo một cổng là bit vector (gồm nhiều tín hiệu).  
khoảng\_chỉ\_số có cú pháp  
[chỉ\_số\_lớn:chỉ\_số\_nhỏ]
- các cổng trong khai báo được phân cách nhau bởi dấu ,; cổng cuối cùng trong khai báo kết thúc bằng dấu ) của khai báo module
- Chú ý: Có thể sử dụng cú pháp như sau để khai báo module và cổng  
Trong khai báo module chỉ liệt kê tên các cổng. Hướng và kích thước của cổng được chỉ rõ trong thân module.

```
module tên_module (danh_sách_cổng_vào_ra);
```

```
    /* Khai báo tham số sử dụng trong module */
```

```
    /* Khai báo cổng vào ra */
```

Ví dụ: Khai báo module và tham số

**module** mux 21

```
/* Khai báo tham số sử dụng trong module */
```

```
/* Khai báo cổng vào ra */
```

```
input/output/inout [khoảng_chỉ_số] tên_port;
```

```
....
```

```
/* Khai báo biến, hằng sử dụng trong module */
```

```
/* Mô tả module */
```

```
endmodule
```

tham số

```
module mux_21
```

```
  #(parameter n=8)
```

```
  (
```

```
    input [n-1:0] a,b,
```

```
    input s,
```

```
    output [n-1:0] y
```

```
  );
```

```
  ...
```

```
endmodule
```

```
module mux_21 (a, b, s, y);
```

```
  parameter n = 8;
```

```
  input [n-1:0] a,b;
```

```
  input s;
```

```
  output y;
```

```
  ...
```

```
endmodule
```

### 3.1.2. Tham số, hằng số, biến, tín hiệu

#### a) Tham số

- Tham số là một hằng số trong module được khởi tạo giá trị khi tạo ra/sử dụng module trong một thiết kế khác. Tham số được dùng để tái cấu hình lại module. Ví dụ: Bộ cộng n bit

- Cú pháp: Khai báo cùng module và cổng vào ra  
**module** tên\_module #(parameter tên\_tham\_số = giá\_trị\_mặc\_định, tên\_tham\_số2=giá\_trị\_mặc\_định,...)  
 ( khai\_báo\_cổng\_vào\_ra);

- Cú pháp bên trong thân module, trước khai báo cổng  
**parameter** tên\_tham\_số = giá\_trị\_mặc\_định;

#### b) Hằng số

##### • Cú pháp

- localparam** tên\_hằng = giá\_trị;

- `define** tên\_hằng = giá\_trị;

- localparam** thường được dùng để khai báo tên và giá trị mã hóa trạng thái của FSM

- define** thường được dùng để khai báo các giá trị mã hóa đầu vào hoặc đầu ra

Ví dụ: Khai báo hằng số


- Khai báo 3 trạng thái của mạch IDLE, SEND, RECV:

```
localparam IDLE = 2'b00;
```

```
localparam SEND = 2'b01;
```

```
localparam RECV = 2'b10;
```

- Khai báo hằng số giá trị đầu ra điều khiển LED 7 thanh



```
`define BLANK = 7'b1111111;
```

```
`define ZERO = 7'b0000001;
```

```
`define ONE = 7'b1001111;
```

```
`define TWO = 7'b0010010;
```

#### c) Biến và tín hiệu

##### • Cú pháp

```
kiểu_biến [khoảng_chỉ_số] tên_biến;
```

Trong đó:

- kiểu\_biến: có thể là **wire, reg, real, integer, time, wor, wand, tri, trireg, trior, triand, supply0, supply1**

khoảng\_chỉ\_số: là khai báo tùy chọn để chỉ ra kích thước theo bit của biến (không áp dụng cho các kiểu integer, time, real)

- Các kiểu biến
  - Các kiểu biến net (**wire, wor, wand, tri, trior, triand, supply0, supply1**) được dùng để lan truyền giá trị, mô tả các dây dẫn kết nối thành phần mạch
  - Các kiểu biến reg (**reg, trireg, real, integer, time**) được dùng để lưu trữ giá trị. Trong đó **reg** thì được dùng để mô tả các cổng logic hoặc flip-flop, latch trong mạch. Các kiểu **real** (64 bit), **integer** (32 bit), **time** (64 bit) được dùng trong testbench khi mô phỏng-không có thành phần tương ứng trong phần cứng.
  - Các thành phần trong thiết kế phần cứng số đồng bộ thường được mô tả thông qua 2 loại biến chính là **wire** và **reg**
  - Phân biệt **wire** và **reg**

<b>wire</b>	<b>reg</b>
dùng để mô tả dây dẫn	dùng để mô tả cổng logic, flip-flop, latch
Không lưu trữ giá trị	lưu trữ giá trị cho đến khi được gán giá trị mới
Cần được nối với cổng, Nhận giá trị của cổng điều khiển nó	Không nhất thiết là thanh ghi hay flip flop
Kết nối đầu ra và đầu vào khi thực thể hóa các module	Có thể kết nối với 1 cổng vào của 1 module con Không thể kết nối với 1 cổng ra của 1 module con
Có thể khai báo tín hiệu input, output của module là wire	Có thể khai báo tín hiệu output là reg Không thể khai báo tín hiệu input là reg
Là kiểu duy nhất có thể nằm bên trái phép gán dùng assign	Không thể nằm bên trái phép gán assign
Không thể nằm bên trái phép gán = và <= trong khối always@	Là kiểu duy nhất nằm bên trái phép gán trong khối always và khối initial
Chỉ có thể dùng để mô tả logic tổ hợp	Dùng để mô tả logic tổ hợp và logic tuần tự

- Giá trị biến
  - Với các biến 1 bit: Nhận logic 4 trạng thái: 1'b0, 1'b1, 1'bX, 1'bZ
  - Với các biến bit vector: Nhận chuỗi bit, mỗi bit có

#### Ví dụ phân biệt wire và reg

```
module mux_21 (a, b, s, y);
```

```
module test_mux;
// Q: a_sim, b_sim, s_sim, y_sim có thể khai báo là kiểu gì?
// A: a_sim, b_sim, s_sim có thể là kiểu wire, reg
// y_sim phải là wire
// nếu a_sim, b_sim, s_sim được gán nhiều giá trị trong initial/always => phải là kiểu reg
```

```
    mux_21 dut(.a(a_sim),
               .b(b_sim),
               .s(s_sim),
               .y(y_sim)
               );
```

```
endmodule
```

giá trị là logic 4 trạng thái

- Cú pháp: <số\_bit>'<ơ\_số>  
<chuỗi\_chữ\_số\_giá\_trị>  
Trong đó: <số\_bit> xác định kích thước của giá trị  
<ơ\_số> nhận giá trị: b, d, o, h tương ứng với cơ số 2, 10, 8, 16
- Ví dụ: 2'b01, 2'b0X, 16'hF0A5, -16'd10

#### • Mảng

- Cú pháp: kiểu [khoảng\_chỉ\_số\_1] tên\_mảng [khoảng\_chỉ\_số\_2];
- Trong đó: kiểu là wire, reg, integer, ...
- khoảng\_chỉ\_số\_1 chỉ ra kích thước mỗi phần tử trong mảng
- khoảng\_chỉ\_số\_2 chỉ ra kích thước mảng

### 3.1.3. Các mô hình mô tả mạch

#### a) Mô hình cấu trúc:

- Mô hình cấu trúc Verilog dùng để mô tả mạng (đồ thị) các phần tử của mạch. Trong đó các phần tử có thể là các cổng logic nguyên tố hoặc các module con. Mạng (đồ thị) các phần tử là cách kết nối đầu ra phần tử này tới đầu vào phần tử khác.
- Cổng logic nguyên tố (primitive gates): Là các cổng logic **and**, **or**, **xor**, **not**, **buff** được khai báo sẵn trong ngôn ngữ Verilog

n-Input	n-Output, 3-state
<b>and</b>	<b>buf</b>
<b>nand</b>	<b>not</b>
<b>or</b>	<b>bufif0</b>
<b>nor</b>	<b>bufif1</b>
<b>xor</b>	<b>notif0</b>
<b>xnor</b>	<b>notif1</b>
Cổng logic có 1 đầu ra (cổng thứ nhất) và n đầu vào	Cổng logic có n đầu ra và 1 đầu vào

- Các cổng logic nguyên tố sẽ được sử dụng trong mạch bằng cú pháp  
kiểu\_cổng #giá\_trị\_trễ tên\_cổng (danh\_sách\_tín\_hiệu);

Trong đó:

- kiểu\_cổng là các từ khóa **and**, **nand**, **or**, ...
- #giá\_trị\_trễ: là tùy chọn chỉ ra độ trễ lan truyền khi mô phỏng của cổng. Có nghĩa là đầu ra sẽ thay đổi giá trị tại thời điểm = thời điểm hiện tại + giá\_trị\_trễ
- tên\_cổng: là tùy chọn tuân theo quy tắc đặt tên biến
- danh\_sách\_tín\_hiệu là tên các biến bắt đầu bằng các biến được nối với đầu ra và theo sau bởi các biến nối với đầu vào

- Các thành phần của mạch có thể là các module thiết kế trước. Các module con được sử dụng trong mạch theo cú pháp

Ví dụ: Mô hình cấu trúc

```
module mux_21_1bit (
    input a, b, s,
    output y);

    wire y0, y1, not_s;

    not #1 g_not_s(not_s, s);
    and #1 g_y0(y0, a, not_s);
    and #1 g_y1(y1, b, s);
    or #1 g_y(y, y0, y1);
```

endmodule

```
module mux_21_nbit
    #(parameter n=8)
    (
        input [n-1:0] a,b;
        input s;
        output [n-1:0] y;
    );

    mux_21_1bit
        mux_21_1bit_inst[n-1:0]
        (
            /* đầu vào a[0] của mux_21_nbit được
            kết nối với đầu vào a của đối tượng mux_
            21_1bit_inst[0] */
            .a(a),
            .b(b),
            /* tạo ra n-bit vector gồm n bits từ đầu
            vào s của mux_21_nbit để kết nối với đầu
            vào s của n đối tượng mux_21_
            1bit_inst[0] */
```

- Các thành phần của mạch có thể là các module thiết kế trước. Các module con được sử dụng trong mạch theo cú pháp

tên\_module tên\_instance (danh\_sách\_kết\_nối\_vào\_ra);

Trong đó:

- tên\_module là tên khi khai báo module con
- tên\_instance là tùy chọn tên của đối tượng module con được sử dụng trong thiết kế
- danh\_sách\_kết\_nối\_vào\_ra được chỉ ra theo
  - cách ẩn: gồm danh sách tên các biến được kết nối theo **thứ tự** tới các cổng khai báo trong module: (tên\_biến\_1, tên\_biến\_2, ...)
  - cách rõ ràng: chỉ ra tên biến và tên cổng được kết nối với nhau
    - .tên\_cổng\_1 (tên\_biến\_1),
    - .tên\_cổng\_2 (tên\_biến\_2),
    - ...
- Mảng các thành phần của mạch được tạo ra như sau
  - Cú pháp
    - tên\_module/kiểu\_cổng\_tên\_đối\_tượng [khoảng chỉ\_số] (danh\_sách\_kết\_nối\_vào\_ra);
  - Với mảng thành phần thì danh\_sách\_kết\_nối\_vào\_ra cần chỉ ra sự kết nối của các bit vector đại diện cho từng cổng vào ra của module được sử dụng.
  - Cú pháp
    - .tên\_cổng\_1 (tên\_bit\_vector\_1),
    - .tên\_cổng\_2 (tên\_bit\_vector\_2),

trong đó tên\_bit\_vector\_1, tên\_bit\_vector\_2 cần có kích thước bằng số thành phần được tạo ra nhân với kích thước cổng. Khi đó thành phần thứ nhất của bit\_vector\_1[0] sẽ được kết nối với cổng\_1 của đối tượng[0] được tạo ra.

vào s của mux\_21\_nbit để kết nối với đầu vào s của n đối tượng mux\_21\_1bit\_inst[0] \*/

```
.s({n{s}}),
.y(y)
);
```

endmodule

module test\_mux;

wire [15:0] y;

reg [15:0] a,b;

reg s;

mux\_21\_nbits #(n(16))

duv(.a(a), .b(b), .s(s), .y(y));

initial

begin

```
$monitor ("%t: a=%d,b=%d,s=%b,y=%d", $time, a, b, s, y);
```

```
#5;
```

```
repeat (10)
```

```
begin
```

```
a=$random();
```

```
b=$random();
```

```
s=$random();
```

```
#5;
```

```
end
```

```
end // initial begin
```

```
endmodule // test_mux
```