24/09/2013

Tuesday, September 24, 2013

8:49 AM

CHƯƠNG 3: Mô tả IC số, hệ thống số dùng ngôn ngữ Verilog (12LT+3BT)

3.1. Các thành phần cơ bản của ngôn ngữ Verilog (Nhắc lại chương 1: Khái niệm module, port, chú thích; Khai báo tín hiệu, biến; hằng trong mạch; Các mô hình mô tả mạch: mô hình cấu trúc, mô hình dòng dữ liệu, mô hình hành vi) – 1LT

3.1.1. Khái niệm module và port

- a) Module
- Thiết kế mạch bằng Verilog được khai báo bằng cú pháp module
- Cú pháp

endmodule

- b) Cống vào ra
- Cổng vào ra của thiết kế được khai báo cùng với module
- Cú pháp

input/output/inout [khoảng_chỉ_số] tên_cổng,

Trong đó:

- input, output, inout được sử dụng để chỉ ra hướng tín hiệu (vào, ra, hoặc vào/ra) của cổng
- [khoảng_chỉ_số] là tùy chọn dùng để khai báo một cổng là bit vector (gồm nhiều tín hiệu).
 khoảng_chỉ_số có cú pháp [chỉ số lớn:chỉ số nhỏ]
- các cổng trong khai báo được phân cách nhau bởi dấu ,; cổng cuối cùng trong khai báo kết thúc bằng dấu) của khai báo module
- Chú ý: Có thể sử dụng cú pháp như sau để khai báo module và cổng

Trong khai báo module chỉ liệt kê tên các cổng. Hướng và kích thước của cổng được chỉ rõ trong thân module.

module tên_module (danh_sách_cổng_vào_ra);

/* Khai báo tham số sử dụng trong module */

/* Khai hán cổng vào ra */

Ví dụ: Khai báo module và tham số

module mux 21

```
tham số
        /* Khai báo tham số sử dụng trong module */
                                                               module mux 21
        /* Khai báo cổng vào ra */
                                                                   #(parameter n=8)
        input/output/inout [khoảng chỉ số] tên port;
                                                                       input [n-1:0] a,b,
        /* Khai báo biến, hằng sử dung trong module */
        /* Mô tả module */
                                                                       input s,
                                                                       output [n-1:0] y
   endmodule
                                                                  );
3.1.2. Tham số, hằng số, biến, tín hiệu
a) Tham số
                                                               endmodule
 • Tham số là một hằng số trong module được khởi tạo
    giá trị khi tạo ra/sử dụng module trong một thiết kế
                                                               module mux_21 (a, b, s, y);
    khác. Tham số được dùng để tái cấu hình lại module.
    Ví du: Bô công n bit
                                                                   parameter n = 8:
                                                                   input [n-1:0] a,b;

    Cú pháp: Khai báo cùng module và cổng vào ra

                                                                   input s;
    module tên module #(parameter tên tham số =
                                                                   output y;
    giá tri mặc định, tên tham số2-giá tri mặc định,...)
        (khai báo cổng vào ra);
                                                              endmodule

    Cú pháp bên trong thân module, trước khai báo cổng

    parameter tên tham số = giá tri mặc định;
b) Hằng số
                                                          Ví du: Khai báo hằng số

    Cú pháp

     o localparam tên hằng = giá tri;
     `define tên_hàng = giá tri;

    Khai báo 3 trạng thái của mạch

 • localparam thường được dùng để khai báo tên và giá
                                                              IDLE, SEND, RECV:
   tri mã hóa trang thái của FSM
 • define thường được dùng để khai báo các giá trị mã
                                                              localparam IDLE = 2'b00;
    hóa đầu vào hoặc đầu ra
                                                              localparam SEND = 2'b01;
                                                              localparam RECV = 2'b10;

    Khai báo hằng số giá tri đầu ra

                                                              điều khiển LED 7 thanh
                                                              `define BLANK = 7'b1111111:
                                                              `define ZERO = 7'b0000001;
                                                              'define ONE = 7'b1001111:
                                                              define TWO= 7'b0010010;
c) Biến và tín hiệu

    Cú pháp

    kiểu biến [khoảng chỉ số] tên biến;
    Trong đó:
```

 kiếu_biến: có thể là wire, reg, real, integer, time, wor, wand, tri, trireg, trior, triand, supply0, supply1

khoảng_chỉ_số: là khai báo tùy chọn để chỉ ra kích thước theo bit của biến (không áp dụng cho các kiểu integer, time, real)

- Các kiểu biến
 - Các kiểu biến net (wire, wor, wand, tri, trior, triand, supply0, supply1) được dùng để lan truyền giá trị, mô tả các dây dẫn kết nối thành phần mach
 - Các kiểu biến reg (reg, trireg, real, integer, time) được dùng để lưu trữ giá trị. Trong đó reg thì được dùng để mô tả các cổng logic hoặc flip-flop, latch trong mạch. Các kiểu real (64 bit), integer (32 bit), time (64 bit) được dùng trong testbench khi mô phỏng-không có thành phần tương ứng trong phần cứng.
 - Các thành phần trong thiết kế phần cứng số đồng bộ thường được mô tả thông qua 2 loại biến chính là wire và reg
 - o Phân biệt wire và reg

reg	
dùng để mô tả cổng logic, flip-flop, latch	
lưu trữ giá trị cho đến khi được gán giá trị mới	
Không nhất thiết là thanh ghi hay flip flop	
Có thể kết nối với 1 cổng vào của 1 module con Không thể kết nối với 1 cổng ra của 1 module con	
_	
Có thể khai báo tín hiệu output là reg	
Không thể khai báo tín hiệu input là reg	
Không thể nằm bên trái phép gán assign	
Là kiểu duy nhất nằm bên trái phép gán trong khối always và khối initial	
Dùng để mô tả logic tổ hợp và logic tuần tự	

Ví dụ phân biệt wire và reg

module mux_21 (a, b, s, y);

module test_mux;

// Q: a_sim, b_sim, s_sim, y_sim có thể khai báo là kiểu gì? // A: a_sim, b_sim, s_sim có thể là kiểu **wire**,

reg

// y_sim phải là **wire**

// nếu a_sim, b_sim, s_sim được gán nhiều giá trị trong initial/always => phải là kiểu reg

mux_21 dut(.a(a_sim), .b(b_sim), .s(s_sim), .y(y_sim));

endmodule

- Giá tri biến
 - Với các biến 1 bit: Nhận logic 4 trạng thái:1'b0,
 1'b1, 1'bX, 1'bZ
 - Với các biến bit vector: Nhân chuỗi bit, mỗi bit có

giá trị là logic 4 trạng thái

- Cú pháp: <số_bit>'<cơ_số>
 <chuỗi_chữ_số_giá_tri>
 Trong đo: <số_bít> xác định kích thước của giá trị
 <cơ_số> nhận giá trị: b, d, o, h tương ứng với cơ số 2, 10, 8, 16
- Ví du: 2'b01, 2'b0X, 16'hF0A5, -16'd10
- Mång
 - Cú pháp: kiểu [khoảng_chỉ_số_1] tên_mảng [khoảng chỉ số 2];
 - o Trong đó: kiểu là wire, reg, integer, ...
 - khoảng_chỉ_số_1 chỉ ra kích thước mỗi phần tử trong mảng
 - khoảng chỉ số_2 chỉ ra kích thước mảng
- 3.1.3. Các mô hình mô tả mạch
- a) Mô hình cấu trúc:
- Mô hình cấu trúc Verilog dùng để mô tả mạng (đồ thị) các phần tử của mạch. Trong đó các phần tử có thể là các cổng logic nguyên tố hoặc các module con. Mạng (đồ thị) các phần tử là cách kết nối đầu ra phần tử này tới đầu vào phần tử khác.
- Cổng logic nguyên tố (primitive gates): Là các cổng logic and, or, xor, not, buff được khai báo sẵn trong ngôn ngữ Verilog

n-Input	n-Output, 3-state
and	buf
nand	not
or	bufif0
nor	bufif1
xor	notif0
xnor	notif1
Cổng logic có 1 đầu ra (cổng thứ nhất) và n đầu vào	Cổng logic có n đầu ra và 1 đầu vào

 Các cổng logic nguyên tố sẽ được sử dụng trong mạch bằng cú pháp kiểu cổng #giá trị trễ tên cổng (danh sách tín hiệu);

Trong đó:

- o kiểu_cổng là các từ khóa and, nand, or, ...
- #giá_tri_tre: là tùy chọn chỉ ra độ tre lan truyền khi mô phỏng của cổng. Có nghĩa là đầu ra sẽ thay đổi giá trị tại thời điểm = thời điểm hiện tại + giá_tri_tre
- tên_cổng: là tùy chọn tuân theo quy tắc đặt tên biến
- danh_sách_tín_hiệu là tên các biến bắt đầu bằng các biến được nối với đầu ra và theo sau bởi các biến nối với đầu vào
- Các thành phần của mạch có thể là các module thiết kế trước. Các module con được sử dụng trong mạch theo
 các phán

```
Ví dụ: Mô hình cấu trúc
module mux 21 1bit (
    input a, b, s,
    output y);
    wire y0, y1, not_s;
    not #1 g not s(not s, s);
    and #1 g_y0 (y0, a, not_s);
    and #1 g_y1 (y1, b, s);
    or #1 g y (y, y0, y1);
endmodule
module mux 21 nbit
    #(parameter n=8)
    (
         input [n-1:0] a,b;
         input s;
         output [n-1:0] y;
    );
```

mux 21 1bit

21 1bit_inst[0] */

1bit inst[0] */

mux_21_1bit_inst[n-1:0]

/* đầu vào a[0] của mux_21_nbit được

/* tạo ra n-bit vector gồm n bits từ đầu

vào s của mux 21 nbit để kết nối với đầu

.a(a),

.b(b),

vào s của n đối tượng mux 21

kết nối với đầu vào a của đối tượng mux_

.....

 Các thành phần của mạch có thể là các module thiết kế trước. Các module con được sử dụng trong mạch theo cú pháp

tên_module tên_instance (danh_sách_kết_nối_vào_ra);

Trong đó:

- o tên module là tên khi khai báo module con
- tên_instance là tùy chọn tên của đối tượng module con được sử dụng trong thiết kế
- o danh sách kết nối vào ra được chỉ ra theo
 - cách ẩn: gồm danh sách tên các biến được kết nối theo thứ tự tới các cổng khai báo trong module: (tên_biến_1, tên_biến_2, ...)
 - cách rõ ràng: chỉ ra tên biến và tên cổng được kết nối với nhau

```
.tên_cổng_1 (tên_biến_1),
.tên_cổng_2 (tên_biến_2),
```

Mảng các thành phần của mạch được tạo ra như sau

Cú pháp

tên_module/kiểu_cổng tên_đối_tượng [khoảng chỉ số] (danh sách kết nối vào ra);

- Với mảng thành phần thì danh_sách_kết_nối_vào_ra cần chỉ ra sự kết nối của các bit vector đại diện cho từng cổng vào ra của module được sử dụng.
- Cú pháp

```
.tên_cống_1 (tên_bit_vector_1),
.tên_cổng_2 (tên_bit_vector_2),
```

trong đó tên_bit_vector_1, tên_bit_vector_2 cần có kích thước bằng số thành phần được tạo ra nhân với kích thước cổng. Khi đó thành phần thứ nhất của bit_vector_1[0] sẽ được kết nối với cổng_1 của đối tương[0] được tạo ra.

```
vao s cua mux_21_npit de ket noi vơi dau
vào s của n đối tượng mux_21_
1bit_inst[0] */
.s({n{s}}),
.y(y)
);
```

endmodule

```
module test_mux;

wire [15:0] y;
reg [15:0] a,b;
reg s;

mux_21_nbits #(.n(16))
    duv(.a(a), .b(b),.s(s), .y(y));
```

initial

```
begin
```

```
$monitor ("%t: a=%d,b=%d,s=%b,y=%d", $time, a, b, s, y);
#5;
repeat (10)
begin
a=$random();
b=$random();
s=$random();
```

end

end // initial begin
endmodule // test_mux