
# 1 - Conception d'une Mini UART


### 1.1 Présentation

L'objectif est de concevoir une UART très simple dont les caractéristiques sont les suivantes :

- Trame : 8 bits de données, pas de parité, 1 bit de stop
- Transmission à 9600 bauds (TxD)
- Réception à 9600 bauds (RxD)
- Une ligne d'interruption en réception (int\_rx)
- Une ligne d'interruption en émission (int\_tx)



Nous proposons de raffiner l'UART comme ci-dessous :



#### 1.1.1 Module ClkUnit

Ce module génère un signal en\_tx (enable tx) à une fréquence de 9600 Hz. La précision sera de ± 5Hz. Le rapport cyclique sera de 9600Hz/40MHz, soit 1 période de sys\_clk (1/40MHz).

Le module génère également un signal en\_rx (enable rx) à une fréquence de 16 fois 9600Hz, soit 153600Hz. La précision sera de ± 2KHz. Le rapport cyclique sera de 153600Hz/40MHz, soit 1 période de sys\_clk (1/40MHz).

#### 1.1.2 Module TxUnit

Le module convertit une donnée parallèle en donnée série transmise sur la ligne TxD à 9600 bauds. Le process du module se déclenche sur « sys\_clk ». Le module comporte 2 principaux registres :


- Un registre « reg » qui permet de sérialiser la donnée (conversion parallèle/série). Une sortie « reg\_empty » envoie une information sur l'état du registre (vide ou plein)
- Un registre tampon noté « buf » contient la prochaine donnée à sérialiser. De même, une sortie « buf\_empty » envoie une information sur l'état du registre.

L'entrée « enable » de période 9600Hz permet d'activer la sérialisation.

L'entrée « load » signifie qu'une donnée est présente sur l'entrée « data\_in » et qu'il faut la charger dans le registre tampon « buf », sans oublier de mettre la sortie « buf\_empty » à false.

#### 1.1.3 Module RxUnit

Ce module réceptionne une trame série. La ligne série (RxD) est échantillonnée à 16 fois la fréquence de transmission. L'information est prélevée au 8<sup>ème</sup> échantillon, c'est-à-dire au milieu de chaque bit. La figure suivante illustre le principe de capture.



Lors de la réception du bit de stop, différents signaux sont mis à jour :

- Le signal data\_rdy (data ready in buffer) mis à vrai et mis à faux dès la lecture dans le registre « data out » (signal read).
- Le signal frame\_err égale à vrai si le bit de stop détecté est égale à 0 sinon frame\_err = faux
- Le signal output\_err égale à vrai si le signal data\_rdy est vrai. Cela signifie que la donnée précédente n'a pas été lue.
- Le module comporte au moins un registre « shift\_reg » qui convertit la donnée en parallèle. Lors du stop, le registre « shift\_reg » est transféré dans « data\_out »

#### 1.1.4 Les processes du module MiniUART

Ce module renferme un registre « ctrl\_status\_reg » qui permet de connaître l'état de l'UART. Le format de ce registre est le suivant :

7	6	5	4	3	2	1	0
-	-	-	-	-	empty	frameErr	OutputErr

#### Process « interfaceProcess »

Le process « interfaceProcess » permet de gérer les signaux load, tx\_data, rx\_data et read. Les signaux sont spécifiés à l'aide de table de vérité.

La table de vérité des signaux load et tx\_data :

ce	wr	addr(10)	load	tx_data
0	X	X	0	00
1	0	X	0	00
1	1	00	1	data_in
1	1	X1 ou 10	0	00

La table de vérité des signaux read et data\_out :

ce	rd	addr(10)	read	data_out
0	X	X	0	ZZ
1	0	X	0	ZZ
1	1	00	1	rx_data
1	1	01	0	ctrl_status_reg
1	1	1X	0	ZZ

#### Process « combinational »

Le process « combinational » génère les interruptions en émission/réception ainsi que la mise à jour la concaténation de signaux pour former le « ctrl\_status\_reg »

L'interruption en émission (int\_tx) est vraie lorsque le signal « buf\_empty » est vrai et que le signal « reg\_empty » est faux.

L'interruption en réception (int\_rx) est vrai lorsque le signal « d\_rdy » est à vrai, c'est-àdire qu'une donnée est présente dans le buffer du module TxUnit. Le signal « int\_rx » est à faux autrement.

Le registre « ctrl\_status\_reg » est juste une concaténation des signaux buf\_empty, f\_err et o\_err.

## 1.2 Conception de la MiniUART

#### 1.2.1 Le module ClkUnit

- Ecrire le module ClkUnit (clk\_unit.h et clk\_unit.cpp)
- Pour tester ce module, écrire dans un fichier (test\_clk\_unit.cpp) une fonction « test\_clk\_unit() » qui sera appelé à partir du main(). Un fichier header contient toutes les méthodes de tests qui seront écrits (test.h). La description est en Annexe I.

### 1.2.2 Le module TxUnit

- Ecrire le module TxUnit (tx unit.h et tx unit.cpp)
- Le test se fera comme pour le module ClkUnit (cf. Annexe II)

#### 1.2.3 Le module RxUnit


• Ecrire le module RxUnit (rx\_unit.h et rx\_unit.cpp)

• Ecrire le test en reprenant le test du module TxUnit et en y ajoutant l'instance RxUnit et les connexions nécessaires. Un signal txd\_rxd permettra de connecter la sortie txd à l'entrée rxd.

#### 1.2.4 Le module MiniUart

- Ecrire le module qui est composé de 3 instances et 2 processes (SC\_METHOD).
- Pour le test, nous allons réaliser un module RTL\_testbench (RTL\_testbench.h et RTL\_testbench.cpp). La connexion se fera, comme d'habitude dans une méthode test\_miniuart() appelé à partir du sc\_main().

Le test est d'envoyer un message sou interruption et de le réceptionner sous interruption. La figure ci-dessous illustre le principe de test.



#### Etapes:

- 1) Le process « boot » écrit le premier caractère du message (pour déclencher l'interruption int\_tx pour les caractères suivants).
- 2) Le caractère est transmis (L'interruption int\_tx peut être déclenchée)
- 3) Le caractère est reçu
- 4) L'interruption Tx est déclenchée et la routine d'interruption inter\_tx écrit le caractère suivant
- 5) L'interruption Rx est aussi déclenchée
- 6) La routine d'interruption inter\_rx lit le caractère et l'affiche
- Ecrire dans le module RTL\_testbench 3 méthodes d'aides (Helper Functions).
  - resetTest(): active le signal reset pendant 20 cycles horloges
  - write() : écriture d'un octet sur le bus
  - read(): lecture d'un octet sur le bus

L'annexe III donne le code de la méthode read() et write().

- Ecrire les processes (SC THREAD ou SC METHOD ?) du module RTL testbench
- Le test ne fonctionne peut être pas correctement ?
  - Etat X sur le bus de donnée ? utilisez sc\_signal\_rv.
  - Au démarrage, le process boot écrit une valeur dans le buffer. Cependant, une interruption est déclenchée en même temps que l'écriture du boot et une seconde écriture réalisé par le process inter\_tx est faite en parallèle. Cela engendre un conflit!

Comme solution, utiliser un mutex (sc\_mutex) qui permet d'obtenir une seule exécution de lecture/écriture à la fois.

## **Annexe I - Module ClkUnit**

### I.1 Fichier « test\_clk\_unit »

```
#include <systemc.h>
#include "clk unit.h"
void test_clk_unit()
         sc_set_time_resolution(1, SC_NS);
         sc_signal<bool> reset, enable_tx, enable_rx;
         sc_clock clk("clk",25,SC_NS);
                                                // 40MHz
         ClkUnit ClkUnit_inst("ClkUnit");
                   ClkUnit_inst.sys_clk(clk.signal());
                   ClkUnit_inst.reset(reset);
                   ClkUnit_inst.enable_tx(enable_tx);
                   ClkUnit_inst.enable_rx(enable_rx);
         sc_trace_file *tf = sc_create_vcd_trace_file("wave_clkunit");
         sc_write_comment(tf, "Simulation of Clk Unit");
         ((vcd_trace_file*)tf)->sc_set_vcd_time_unit(-9);// 10exp(-9) = 1ns
         sc_trace(tf,clk.signal(), "clk");
         sc_trace(tf,reset,"reset");
         sc_trace(tf,enable_tx,"enable_tx");
         sc_trace(tf,enable_rx,"enable_rx");
         for (int i=0; i<5; i++)
                   sc start(1, SC MS);
         sc_close_vcd_trace_file(tf);
I.2 Fichier « main.cpp »
#include <systemc.h>
#include "test.h"
int sc_main(int argc, char* argv[])
{
         test_clk_unit();
         return 0;
}
```

### I.3 Fichier « tests.h »

void test\_clk\_unit();

## **Annexe II - Module TxUnit**

### II.1 Fichier « test\_tx\_unit.cpp »

```
#include <systemc.h>
#include "clk unit.h"
#include "tx unit.h"
void test_tx_unit()
       sc_set_time_resolution(1, SC_NS);
       sc_signal<bool> reset, enable_tx, enable_rx, load, reg_empty,
buf_empty, txd;
       sc_signal<sc_uint<8> > tx_data;
       sc_clock clk("clk",25,SC_NS); // 40MHz
       ClkUnit ClkUnit_inst("ClkUnit");
                   ClkUnit_inst.sys_clk(clk.signal());
                   ClkUnit_inst.reset(reset);
                   ClkUnit_inst.enable_tx(enable_tx);
                   ClkUnit_inst.enable_rx(enable_rx);
       TxUnit TxUnit_inst("TxUnit");
                   TxUnit_inst.sys_clk(clk.signal());
                   TxUnit_inst.reset(reset);
                   TxUnit_inst.enable(enable_tx);
                   TxUnit_inst.load(load);
                   TxUnit_inst.data_in(tx_data);
                   TxUnit_inst.reg_empty(reg_empty);
                   TxUnit_inst.buf_empty(buf_empty);
                   TxUnit inst.txd(txd);
       sc_trace_file *tf = sc_create_vcd_trace_file("wave_txunit");
       sc write comment(tf, "Simulation of Tx Unit");
       ((vcd_trace_file*)tf)->sc_set_vcd_time_unit(-9); // 10exp(-9) = 1ns
       sc_trace(tf,txd,"txd");
       // Reset
       cout << "Reset ..." << endl;</pre>
       load.write(false);
       reset.write(true);
       sc_start(100, SC_NS);
       reset.write(false);
       sc_start(100, SC_NS);
       // Load
       cout << "Load ..." << endl;</pre>
       tx_data.write(0x11);
       load.write(true);
       sc_start(500, SC_NS);
       // Send
       cout << "Send on TxD ..." << endl;</pre>
       tx_data.write(0x22);
       load.write(false);
       sc_start(12, SC_US);
       sc_close_vcd_trace_file(tf);
}
```

## II.2 Fichier « main.cpp »

Il suffit d'ajouter l'appel de la méthode test\_tx\_unit() et de mettre en commentaire l'ancien test du module ClkUnit.

### II.3 Fichier « tests.h »

Ajouter la seconde méthode de test.

```
void test_clk_unit();
void test_tx_unit();
```

## Annexe III - Test de la MiniUart

### III.1 Fichier RTL\_testbench.h

```
SC MODULE(RTL TestBench)
         // Port Declaration
         sc_out<bool> sys_clk, reset;
         sc_out<bool> ce, rd, wr;
         sc_out<sc_uint<2> > addr;
         sc_in<sc_lv<8> > data_in;
         sc_out<sc_lv<8> > data_out;
         sc_in<bool> int_rx, int_tx;
         // Channel Members
          // Data Members
                                   // 40 MHz
         sc_time CLK_PERIOD;
         char *mess;
         int cpt_car;
         // Sub-modules
         sc_clock clock;
         sc_mutex bus_mutex;
         // Constructor
         SC_CTOR(RTL_TestBench) : CLK_PERIOD(25, SC_NS), clock("Clock",
CLK_PERIOD),
                   ce(false), rd(false), wr(false), addr(0),
data_out("ZZZZZZZZ"), cpt_car(0)
          {
                   SC METHOD(sysclk method);
                             sensitive << clock.default event();</pre>
                   SC_THREAD(boot_thread);
                   SC_THREAD(tx_interrupt_thread);
                   SC_THREAD(rx_interrupt_thread);
          }
         // Processes
         void sysclk_method();
         void boot_thread();
         void tx_interrupt_thread();
         void rx_interrupt_thread();
         // Helper Functions
         void resetTest(void);
         void write(unsigned int addr, sc_uint<8> data);
         void read(unsigned int addr, sc_uint<8>& data);
};
III.2 Méthode d'aide du fichier RTL_testbench.cpp
void RTL_TestBench::write(unsigned int addr_, sc_uint<8> data_)
{
         ce->write(true);
         wr->write(false);
         rd->write(false);
```

```
addr->write(addr_);
         data_out->write("ZZZZZZZZ");
         wait(CLK_PERIOD);
         wr->write(true);
         data_out->write(data_);
         wait(CLK_PERIOD * 3);
         ce->write(false);
         wr->write(false);
         data_out->write("ZZZZZZZZ");
         wait(CLK_PERIOD);
}
void RTL_TestBench::read(unsigned int addr_, sc_uint<8>& data_)
         ce->write(true);
         wr->write(false);
         rd->write(false);
         addr->write(addr );
         data_out->write("ZZZZZZZZ");
         wait(CLK_PERIOD);
         rd->write(true);
         wait(CLK_PERIOD * 3);
         data_ = data_in->read();
         ce->write(false);
         rd->write(false);
         wait(CLK_PERIOD);
}
```