数电实验

1、逻辑门触发器

• OC门就是照着电路图搭实物电路。
• 流水灯需要一点数电课程知识。

2、EDA软件使用与组合逻辑设计

• 写Verilog代码，其实数电课本上都有

3、忆阻器实验

• 忆阻器模型: known
• 最逆天，我没做完
  • D触发器(论文里波形就是这样，，，，)
  • 主从D触发器
  • SR触发器(与srflop元件不一样。。。)
  • 四位加法器
  • 组合逻辑电路
• 了解了部分mos管参数，目前接触到mos都是作开关用，调一个开关mos即可

4、EDA多功能数字钟

• 平台：vivado 2021.2 ; nexys4 ddr
• 约束文件: Nexys-4-DDR-Master.xdc
• 目前仅实现了基本功能，进阶要求后续会实现
  • 自定义闹钟
  • 12/24进制切换
  • 整点报时(LED闪烁)
• 这里简单描述一下约束的开关功能和现象：
  1. SW0: 校时模式开关，高电平有效(后文描述为SW0[1])
  2. SW1: 分校时开关，SW1[1]有效
  3. SW2: 时校时开关，SW2[1]有效
  4. SW3: 复位开关，SW3[0]有效
  5. 现象：
     1. SW3[0],SW2[x],SW1[x],SW0[x]:全0
     2. SW3[1],SW2[x],SW1[x],SW0[0]:时钟从0开始计时
     3. SW3[1],SW2[1],SW1[1],SW0[1]:时、分均随1Hz时钟信号自增
• 我还用LED[2:0]来debug，具体什么用处自己去代码看吧xd
• 直接抄代码是要尿床被室友笑的

5、篮球24s计时

• RS锁存器控制启停
  • 与cp信号与非
• ne555产生脉冲
• cd40161分频1Hz
• 两片74HC192异步级联，置数24，分别控制秒个位秒十位
  • 74hc192有CPu和CPd双时钟输入，因为是倒计时，只使用CPd，CPu置高
• cd4511译码驱动数码管