

گروه سخت افزار دانشکده مهندسی کامپیوتر دانشگاه صنعتی شریف

# پروژه درس آزمون پذیری

پیاده سازی یک سیستم تولید تست هر استاد کنر شاهین حسابی

دانشجو: وحيد مواجى

نیمسال اول ۸۴ - ۱۳۸۳


## نیازمندی های پروژه

نیاز مندی های این پروژه به شرح زیر می باشد:

- ۱. توصیف ساختاری یک مدار به فرمت VHDL یا Verilog که منطق سه مقداره 0, 1, X و مدار ترکیبی را پشتیبانی نماید.
- ۲. یک شبیه ساز منطقی (Logic Simulator) که شبیه سازی تأخیر را پشتیبانی نماید ← (Logic Simulator).
   fall
  - ۳. دارای یک سیستم ATPG که جزئیات آن بصورت زیر باشد:
  - مار را collapse نماید و سپس روی این fault های collapse شده، کار کند.
    - م با روش شبه تصادفی (Pseudo Random) یک بردار تست ایجاد نماید.
- سپس توسط یکی از روشهای fault simulation مثلا parallel, deductive, concurrent مدار را شبیه سازی کرده و fault های تشخیص داده شده را از لیست حذف کند و درجایی ثبت شود که این fault با کدام بردار تست، حذف شده است.
  - ﴿ تا زمانيكه %60 %60 => fault coverage حج باشد، مراحل بالا بايد تكرار شوند.
    - ﴿ اگر همه fault ها تشخیص داده شده باشند، الگوریتم یایان می یابد.
- با یکی از روشهای مبتنی بر fault مثل D, PODEM یک بردار تست برای یکی از fault های کشف نشده تولید نماید.
- م شبیه سازی fault را انجام داده و fault های دیگری که ممکن است با این بردار کشف شوند را بدست آورده و از لیست حذف نماید.
- اگر %99 =< fault coverage شود یا timeout اتفاق بیفتد، باید اعلام شود که fault، قابل تشخیص نست
- ◄ در انتها باید نتایج گزارش داده شوند→ کدام fault با کدام بردار تشخیص داده شده است و کدام fault قابل تشخیص نیست.

ما در این گزارش سعی می کنیم بصورت گام به گام با توضیح قسمت های مختلف برنامه نحوه پیاده سازی خود را بیان نماییم. هر جا که لازم بوده است لیستی از اعضا یا توابع کلاس مورد نظرآورده شده است تا عملکرد آن کلاس را واضحتر بیان کرده باشیم.

بطور خلاصه عملكرد اجزا مختلف برنامه بدين صورت است:



در نهایت، گزارش کاملی از تمام مراحل مختلف اجرای برنامه به فرمت xml در یک فایل ریخته می شود.

نمونه ای از اجرای برنامه را در این جا می آوریم:

ابندا از منوی File ightarrow Load کد مورد نظر خود را به برنامه می آوریم.



مدار داده شده به برنامه

```
سپس با استفاده از گزینه Test -> Do Test Generation ، خروجی زیر حاصل می گردد:
<test generation>
       <circuit>
              < level 0>
                     logic gate type="buf" name="buf0 0" output="c">
                             <inputs>
                                    (b)
                             </inputs>
                             <delay type="inertial" average="0">
                                    <rise average="0"/>
                                    <fall average="0"/>
                                    <turn off average="0"/>
                            </delay>
                     </logic gate>
                     <logic gate type="buf" name="buf0 1" output="d">
                             <inputs>
                                    (b)
                             </inputs>
                             <delay type="inertial" average="0">
                                    <rise average="0"/>
                                    <fall average="0"/>
                                    <turn off average="0"/>
                             </delay>
                     </logic gate>
```

```
</level 0>
             <level 1>
                     logic gate type="and" name="and1" output="e">
                            <inputs>
                                  (a, c)
                            </inputs>
                            <delay type="inertial" average="0">
                                   <rise average="0"/>
                                   <fall average="0"/>
                                   <turn off average="0"/>
                           </delay>
                     </logic gate>
                     | square type="not" name="not1" output="f">
                            <inputs>
                                  (d)
                           </inputs>
                            <delay type="inertial" average="0">
                                   <rise average="0"/>
                                   <fall average="0"/>
                                   <turn off average="0"/>
                           </delay>
                    </logic gate>
             </level 1>
             <level 2>
                     logic gate type="or" name="or2" output="g">
                            <inputs>
                                   (e, f)
                            </inputs>
                           <delay type="inertial" average="0">
                                   <rise average="0"/>
                                   <fall average="0"/>
                                   <turn off average="0"/>
                           </delay>
                     </logic gate>
             </level 2>
             <all faults size="14">
                     [c@0, c@1, b@0, b@1, d@0, d@1, e@0, e@1, a@0, a@1, f@0,
f@1, g@0, g@1]
             </all faults>
             <collapsed faults size="7">
                    [c@1, b@0, b@1, d@0, d@1, a@1, a@0]
             </collapsed faults>
      </circuit>
       <pseudo random test generation fault coverage required="0.53">
             <random test vector>
                    [b=0 a=1]
```

```
<events>
             <event wire="b" time="0" value="0">
                    <deduction>
                           [b@1]
                    </deduction>
             </event>
             <event wire="a" time="0" value="1">
                    <deduction>
                           [a@0]
                    </deduction>
             </event>
             <event wire="c" time="0" value="0">
                    <deduction>
                           [b@1, c@1]
                    </deduction>
             </event>
             <event wire="d" time="0" value="0">
                    <deduction>
                           [b@1, d@1]
                    </deduction>
             </event>
             <event wire="e" time="0" value="0">
                    <deduction>
                           [b@1, c@1]
                    </deduction>
             </event>
             <event wire="f" time="0" value="1">
                    <deduction>
                           [b@1, d@1]
                    </deduction>
             </event>
             <event wire="g" time="0" value="1">
                    <deduction>
                           [d@1]
                    </deduction>
             </event>
       </events>
       <detected faults>
             [d(a)1]
       </detected faults>
       <fault coverage value="0.14285714285714285" />
</random test vector>
<random test vector>
      [b=1 a=1]
       <events>
             <event wire="b" time="0" value="1">
```

```
<deduction>
                           [b@0]
                    </deduction>
             </event>
             <event wire="a" time="0" value="1">
                    <deduction>
                           [a@0]
                    </deduction>
             </event>
             <event wire="c" time="0" value="1">
                    <deduction>
                           [b@0]
                    </deduction>
             </event>
             <event wire="d" time="0" value="1">
                    <deduction>
                           [b@0, d@0]
                    </deduction>
             </event>
             <event wire="e" time="0" value="1">
                    <deduction>
                           [a@0, b@0]
                    </deduction>
             </event>
             <event wire="f" time="0" value="0">
                    <deduction>
                           [b@0, d@0]
                    </deduction>
             </event>
             <event wire="g" time="0" value="1">
                    <deduction>
                           [a@0]
                    </deduction>
             </event>
       </events>
      <detected faults>
             [a@0]
       </detected faults>
      <fault coverage value="0.2857142857142857" />
</random test vector>
<random test vector>
      [b=0 a=0]
       <events>
             <event wire="b" time="0" value="0">
                    <deduction>
                           [b@1]
```

```
</deduction>
             </event>
             <event wire="a" time="0" value="0">
                    <deduction>
                           [a(a)1]
                    </deduction>
             </event>
             <event wire="c" time="0" value="0">
                    <deduction>
                           [b(a)1, c(a)1]
                    </deduction>
             </event>
             <event wire="d" time="0" value="0">
                    <deduction>
                           [b@1, d@1]
                    </deduction>
             </event>
             <event wire="e" time="0" value="0">
             <event wire="f" time="0" value="1">
                    <deduction>
                           [b@1, d@1]
                    </deduction>
             </event>
             <event wire="g" time="0" value="1">
                    <deduction>
                           [b@1, d@1]
                    </deduction>
             </event>
       </events>
       <detected faults>
             [b@1, d@1]
       </detected faults>
       <fault coverage value="0.42857142857142855" />
</random test vector>
<random test vector>
      [b=1 a=0]
       <events>
             <event wire="b" time="0" value="1">
                    <deduction>
                           [b@0]
                    </deduction>
             </event>
             <event wire="a" time="0" value="0">
                    <deduction>
                           [a@1]
```

```
</deduction>
                           </event>
                           <event wire="c" time="0" value="1">
                                  <deduction>
                                         [b@0]
                                  </deduction>
                           </event>
                           <event wire="d" time="0" value="1">
                                  <deduction>
                                         [b@0, d@0]
                                  </deduction>
                           </event>
                           <event wire="e" time="0" value="0">
                                  <deduction>
                                         [a(a)1]
                                  </deduction>
                           </event>
                           <event wire="f" time="0" value="0">
                                  <deduction>
                                         [b@0, d@0]
                                  </deduction>
                           </event>
                           <event wire="g" time="0" value="0">
                                  <deduction>
                                         [a@1, b@0, d@0]
                                  </deduction>
                           </event>
                    </events>
                    <detected faults>
                           [a@1, b@0, d@0]
                    </detected faults>
                    <fault coverage value="0.8571428571428571" />
             </random test vector>
             <remaining faults size="1">
                    [c@1]
             </remaining faults>
      </pseudo random test generation>
      <PODEM>
             <fault name="c@1">
                    No test can be generated
                    <fault coverage value="0.8571428571428571" />
             </fault>
      </PODEM>
</test generation>
```

## خلاصه ای از کلاس های مهم برنامه و تشریح عملکرد آنها

### util.parser

## **Interface Keywords**

تمام کلمات کلیدی زبان Verilog را در خود نگهداری می کند.

#### util.parser

## Class VerilogParser

```
java.lang.Object
Lutil.parser.verilogParser

Verilog استفاده می شود. Syntax این زبان به صورت زیر (parse) استناده می شود. GateType [#delay] [<transport>] [GateName] (Output,Input1,Input2,...)

delay ::= (rise[,fall,turnoff])

rise ::= min[:typ:max]

مثلا خطوط توصیف زیر همگی معتبر هستند:

and (c,a,b)

and #(2) (c,a,b)

and #(2:3:6) a1(c,a,b)

and #(2:4,4:5:6,1) (c,a,b)
```

	خلاصه اعضا
private java.util.Vector	<u>events</u> لیست همه رویداد های اولیه که بعنوان نتیجه تجزیه کد برگردانده می شود.
private java.util.Vector	logicGateItems لیست تمام گیت های منطقی که بعنوان نتیجه تجزیه کد برگردانده می شود.
private java.io.BufferedReader	verilogBufferedReader هر بار یک خط کامل از کد را می خواند.
private java.lang.String	verilogFileName مسیر فایلی که کد Verilog را در خود دارد.

## **Interface Symbols**

تمام سمبل هایی (کاراکتر هایی) که ممکن است در طی تجزیه کد یا دیگر قسمت های برنامه مورد نیاز باشند را در خود نگهداری می کند. سمبل ها بر اساس حروف الفبا مرتب شده اند.

#### util

### Class CircuitGenerator

java.lang.Object
 Lutil.CircuitGenerator

این کلاس از روی یک netlist که همان کد مدار باشد، کل مدار را می سازد. کد اولیه می تواند به هر ترتیبی وارد شود یعنی ترتیب نوشتن گیت ها تأثیری در مدار نهایی نخواهد داشت، چون این کلاس، مدار را سطح بندی کرده(levelize) و بصورت یک لیست دو بعدی بر می گرداند. در بعد اول، عنصر i ام لیست، خود یک لیست (که در حقیقت همان بعد دوم می باشد) شامل عناصر سطح i ام است.

		خلاصه اعضا
private	java.util.Vector	$\frac{1 \text{evels}}{\text{lower}}$ بعد اول لیست دوبعدی که عنصر $i$ ام آن، عناصر سطح $i$ ام مدار را درخود دارد.
private	AbstractLogicGate	logicGate گیت منطقی جاری که ساخته شده است و سطح آن قرار است محاسبه شود.
private	java.util.Vector	<u>logicGateItems</u> داده های ورودی که سطوح مدار بر اساس آن تولید می شوند.
private	java.util.Vector	الیست گیت های منطقی که بر اساس سطح گیت های منطقی مرتب شده است و با خواند هر ورودی، مقدار آن update می شود.

#### util

## Class LogicGateItem

java.lang.Object
 Lutil.LogicGateItem

این کلاس، اطلاعات خام یک گیت شامل نوع، تأخیر، اسم، ورودی و خروجی های آنرا در خود نگهداری می کند. این اطلاعت باید بعدا به گیتهای و اقعی متناظر، نگاشته شو ند.

	خلاصه اعضا
private <u>GateDelay</u>	delay مقادیر تأخیری که به این گیت منطقی نسبت داده شده است.
private java.util.Vector	<u>inputs</u> ورودی های این گیت منطقی
private java.lang.String	<u>name</u> اسم گیت.
private java.lang.String	output خروجی گیت منطقی
private java.lang.String	<u>type</u> نوع این گیت منطقی

#### simulation

### **Class Simulator**

java.lang.Object

∟simulation.Simulator

این کلاس، یک شبیه ساز منطقی است که می تواند شبیه سازی معمولی و شبیه سازی fault را انجام دهد و همچنین می تواند بطور مستقل برای شبیه سازی وقتی که رویدادهای مدار در کد اولیه مشخص شده اند، استفاده شود، هرچند در این پروژه، این کلاس ورودی خود را از سیستم تولید تست می گیرد. در این پروژه برای شبیه سازی از منطق ۹ مقداره استفاده کرده ایم؛ هرچند این ۹ مقدار برای حالت های گذرای سیستم استفاده شده و در نهایت از همان منطق ۵ مقداره استفاده می شود.

#### circuit.logicelements.logicgates

## Class AbstractLogicGate

java.lang.Object

└circuit.logicelements.logicgates.AbstractLogicGate

این کلاس، یک کلاس مجرد است که کلاس پایه همه گیت های منطقی می باشد یعنی این کلاس ویژگی های مشترک همه گیت های مشترک همه گیت ها از آن مشتق می شوند.

	خلاصه اعضا
protected <u>GateDelay</u>	delay مقادیر تأخیر گیت.
protected java.util.Vector	faults لیست faultهای موجود در خروجی و ورودیهای گیت.
protected java.util.Vector	<u>inputs</u> ورودیهای گیت.

	int	<u>level</u> سطح این گیت منطقی
protected	java.lang.String	<u>name</u> اسم این گیت منطقی <u>.</u>
	protected <u>Wire</u>	output خروجی گیت
protected	java.lang.String	<del>type</del> نوع گیت.

		خلاصه توابع
abstract	java.util.Vector	collapse (java.util.Vector collapsedFaults) های این گیت را collapse می کند.
abstract	java.util.Vector	getOutputFaultList (java.util.HashMap recent) برای deduction از این تابع استفاده می شود.
abstract	java.lang.String	( ) <u>logicFunction</u> تابع منطقی خروجی این گیت می باشد.
	void	resetValues() مقدار تمام سیم های گیت را به حالت اولیه یعنی نامعلوم می برد.

### circuit.logicelements.logicgates

## **Class AND**

java.lang.Object

Lcircuit.logicelements.logicgates.AbstractLogicGate

circuit.logicelements.logicgates.AND

کلاس متناظر با گیت and .

### circuit.logicelements.logicgates

### **Class NAND**

java.lang.Object

L<u>circuit.logicelements.logicgates.AbstractLogicGate</u>

circuit.logicelements.logicgates.NAND

كلاس متناظر با گيت nand .

#### circuit.logicelements.logicgates

### **Class OR**

کلاس متناظر با گیت or .

circuit.logicelements.logicgates

### **Class NOR**

کلاس متناظر با گیت nor .

circuit.logicelements.logicgates

### Class XOR

کلاس متناظر با گیت xor .

circuit.logicelements.logicgates

### **Class XNOR**

کلاس متناظر با گیت xnor .

circuit.logicelements.logicgates

### **Class NOT**

کلاس متناظر با گیت not .

#### circuit.logicelements.logicgates

### **Class BUF**

java.lang.Object

Lcircuit.logicelements.logicgates.AbstractLogicGate

└circuit.logicelements.logicgates.BUF

کلاس متناظر با گیت buf؛ این کلاس یک تفاوت با بقیه کلاس ها دارد و آن این است که چون می خواهیم انشعاب را هم پشتیبانی کنیم، از این گیت استفاده می کنیم. بنابرین در موقع collape کردن fault ها یا شبیه سازی، این گیت، نقشی بازی نمی کند.

#### circuit.logicelements

### Class Wire

java.lang.Object

└ java.util.Observable

└circuit.logicelements.Wire

#### **All Implemented Interfaces:**

این کلاس نمایانگر یک سیم است. وقتی مقدار منطقی اش تغییر می کند، مقدار منطقی سیمهایی را که به آن متصل هستند تغییر می دهد یا بر عکس وقتی سیم هایی که آنرا drive می کنند، مقدار شان عوض شود، مقدار این سیم نیز عوض می شود.

#### circuit.delay

### **Class Delay**

java.lang.Object

└circuit.delay.Delay

این کلاس، نمایانگر یک مولفه تأخیر می باشد که خود از سه مقدار minimum, typical, maximum تشکیل شده است

#### circuit.delay

## **Class GateDelay**

java.lang.Object

└circuit.delay.GateDelay

این کلاس نشانگر تأخیر یک گیت منطقی است که از سه عنصر rise, fall, turnoff تشکیل شده است. نوع پیش فرض این تأخیر transport است، برای داشتن تأخیر transport باید آنرا صریحا در کد مشخص کنیم.

#### circuit

### **Class Circuit**

این کلاس، اطلاعات کل یک مدار همراه با fault های اولیه و fault های collapse شده را در خود نگهداری می کند.

		خلاصه اعضا
private	java.util.Vector	allFaults لیست تمام fault هایی که این مدار دارد.
private	java.util.Vector	<u>collapsedFaults</u> لیست fault های collapse شده مدار.
private	java.util.Vector	Levels           لیستی که عنصر iام آن، حاوی گیت های سطح iام مدار می باشد.
	private int	numberOfPrimaryInputs نعداد ورودیهای اولیه مدار
	private int	<u>numberOfPrimaryOutputs</u> تعداد خروجی های اولیه مدار.
private	java.util.Vector	primaryInputs لیست ورودی های اولیه.
private	java.util.Vector	primaryOutputs لیست خروجی های اولیه

#### circuit

### **Class Event**

این کلاس نمایانگر یک رویداد می باشد که دارای سه قسمت اسم سیم، مقدار منطقی سیم و زمان رویداد است.

#### circuit

### **Class Fault**

این کلاس نمایانگر یک stuck-at fault می باشد.

### atpg

## Class PseudoRandomTG

java.lang.Object
 Latpg.PseudoRandomTG

این کلاس تمام کار های مربوط به تولید تست شبه تصادفی را بر عهده دارد.

### atpg

## **Class PODEM**

java.lang.Object Latpg.PODEM

این کلاس تمام کار های مربوط به تولید تست PODEM را بر عهده دارد.