Instituto Tecnológico de Buenos Aires

22.99 Laboratorio de Microprocesadores

Guía $N^{\circ}1$: Timing y Buses

Grupo 1

ÁLVAREZ, Lisandro	57771
González Orlando, Tomás Agustín	57090
Parra, Rocío	57669
Reina Kiperman, Gonzalo Julián	56102

Profesores

Jacoby, Daniel Andrés Magliola, Nicolás Ismirlian, Diego Matías

Presentado: 16/08/2019

1.

Se estudió el comportamiento del microprocesador HC11 al correr el siguiente programa:

org \$2000 ldaa \$C000 jmp \$2000

En primer lugar, se realizó un análisis teórico de lo que esperaba verse. El mismo se encuentra plasmado en la figura 1. Luego, se procedió a observar estas señales en el osciloscopio.




Figura 1: Diagrama de tiempos del programa analizado




Figura 2: Medición de E (amarillo), $\overline{\text{CE}}$ de la flash (rosa), AS (verde), y $\overline{\text{LIR}}$ (violeta)

A grandes rasgos, el comportamiento observado coincide con el esperado. Se observa que las transiciones en el LIR son mucho más lentas que en las demás señales, y es a su vez la única que no presenta sobrepicos. Esta señal nos permite saber qué instrucción se está ejecutando: cuando el tiempo entre dos pulsos activos (bajos) es más largo, se estorriendo "ldaa C000", y cuando es más corto, "jmp 2000".

Por otro lado, el chip select nos permite identificar el momento en que se accede a la posición C000, que es la única de las que utiliza el programa que se encuentra en la memoria flash. En la figura 3, se observa que cuando E está en 0, ninguno de los chips está seleccionado. Cuando está en 1, el chip select de la RAM pasa a activo (bajo), salvo cuando se accede a la posición C000.




Figura 3: Medición de E (amarillo), $\overline{\text{CE}}$ de la RAM (rosa), $\overline{\text{CE}}$ de la flash (verde), y $\overline{\text{LIR}}$ (violeta)

En cuanto a los buses, se observaron algunas señales y se verificó que las mismas tomaban los valores de la figura 1. A modo ilustrativo, se incluyen mediciones de los bits 14 y 15 del bus de direcciones en la figura 4. Como las instrucciones que se ejecutan en este programa están entre las direcciones 2000 y 2005, la parte alta del bus de address es siempre 20, salvo cuando se accede a la posición C000. Por lo tanto, cuando el nybble más significativo pasa de 2 (0010) a C (1100), los bits 14 y 15 se inviterten.




Figura 4: Medición de E (amarillo), A
14(rosa), A
15 (verde), y $\overline{\rm LIR}$ (violeta)

2.

Se realizó un memory dump de la posición A000 en adelante. El resultado obtenido se observa en la figura 5.

```
BUFFALO 3.50B (ext) - Bit User Fast Friendly Aid to Logical Operation Programming Support for 29F010B included - Daniel Jacoby >d a000

A000 00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F A010 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F A020 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F !"#$x&'(>*+,-/A030 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 0123456789:;<-->A030 40 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4E 4F @ABCDEFGHIJKLMNO A050 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5D 5E 5F PQRSTUWXYZ[\]^_A060 60 61 62 63 64 65 66 67 68 69 6A 6B 6C 6D 6E 6F `abcdefghijklmno A070 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7D 7E 7F pqrstuwxyz A080 80 81 82 83 84 85 86 87 88 89 8A 8B 8C 8D 8E 8F
```

Figura 5: Memory dump de la posición de memoria A000 en adelante

Estas posiciones se encuentran en una zona libre de la memoria, es decir que no corresponden a ninguna memoria física. Por lo tanto, lo que se obtiene en la terminal no puede corresponder realmente a un dato que se leyó.

Se observa que la lectura obtenida coincide con la parte baja del número de posición (la posición A000 devuelve 00, la A001 devuelve 01, etcétera). Esto puede explicarse si se considera que el bus de datos se utiliza también para transmitir la parte baja de la dirección (el bus está multiplexado). Cuando E cambia de 0 a 1, el bus pasa a baja impedancia, pero por las capacidades parásitas presentes en el microprocesador, como nadie fuerza un valor al bus, queda en el estado anterior. Dicho estado no es otra cosa que el byte menos significativo de la dirección.

3.

Se midió el tiempo de acceso de la memoria flash: desde que se activa chip enable (en este caso desde que pasa de 1 a 0, pues es active low), hasta que se tiene el dato leído en el bus.

Para determinar cuándo ocurre esto, se tuvo en cuenta que el bus de datos se multiplexa con el LSB de la dirección. Se buscó una posición de memoria de la flash que fuera par y tuviese guardado un dato impar, o viceversa. De esta manera, el bit menos significativo conmuta cuando se lee el dato. Se encontró que en la posición C001, el dato era 10, lo cual cumple este requisito. Alterando el programa del ejercicio 1 para que se accediera a esta posición en lugar de a la C000, se realizó la medición que se observa en la figura 6.




Figura 6: Medición del tiempo de acceso de la memoria flash. Señales representadas: E (amarillo), CE (verde), D0 (rosa)

Se observa que el tiempo de acceso es de alrededor 67ns. En la primera parte de este tiempo, aproximadamente 20ns, no se observan cambios en la señal D0, lo cual sugería que este es el tiempo de propagación de la señal de chip enable en la memoria. Los restantes ~ 50 ns corresponden al tiempo que tarda al bus de datos en cambiar de estado.