EXAMEN DE ARQUITECTURA DE COMPUTADORES. La Rábida, 15 de Septiembre de 2015

Apellidos		Nombre
Valor de cada: Respuesta correcta Respuesta incorrecta No respuesta	- 0.05	TIEMPO REALIZACIÓN EXAMEN: 45 minutos

		Espacio para res	spuestas LUUUUU									
1	Para mejorar el rendimiento de un computador para una procesador gráfico que se utiliza un 20% del tiempo, consigui memoria obteniendo un factor de mejora de 2 el 80% del tiem	aplicación se tienen dos opciones: 1Cambiar el iendo un factor de mejora de 5, ó 2 Incrementar la npo. ¿Cuál es la mejor opción?:	C									
		La opción 2 da mayor aceleración										
	B) Ambas opciones dan igual aceleración D) Ninguna de las afirmaciones anteriores es correcta											
	Si una máquina A ejecuta un programa en diez segundos,	¿en cuánto tiempo ejecuta el mismo programa la										
2	máquina B si la máquina A es el 50% más rápida que la B?:	T. 40	A									
		En 20 seg										
	, · · ·	Se necesitan más datos para conocer la respuesta										
	El Principio de Localidad de Referencia, se aplica:											
3		Únicamente a los accesos de instrucciones	A									
		Ninguna de las afirmaciones anteriores es correcta										
	Sea un sistema computador con microprocesador Intel i7 a	1 3,4 GHz, si después de pasarle un Benchmark se										
	obtiene que es capaz de ejecutar 130000 MIPS:	0 1 1 1 1 1 1 1 0 204	•									
4		Se puede decir que cada ciclo de reloj dura 0,294 nseg	C									
		Faltan datos para conocer el promedio del número de										
		los por instrucción										
	Indica la afirmación que es cierta:	El C 1. CDU 1 1 1 1 1 7										
_		El tiempo de CPU depende del número de										
5		trucciones ejecutadas	C									
	B) El tiempo de CPU no depende de los ciclos por D)	Ninguna de las atirmaciones anteriores es correcta										
	instrucción	Street courts for Silve I 12 1 2 2										
	Sea una CPU donde la instrucción de bifurcación condi											
,	instrucciones cuatro ciclos, considerando que el 20% de	las instrucciones empleadas son de difurcación	•									
6	condicional:	El promodio do CDI os 2 6	C									
	•	El promedio de CPI es 3,6										
	B) El promedio de CPI es 0,4 D) Ninguna de las afirmaciones anteriores es correcta La transferencia de información entre la memoria caché y la CPU se hace normalmente:											
7			D									
7		Depende de la función de correspondencia	В									
		Depende del algoritmo de reemplazo										
	La penalización por fallos en memoria se define como:	Tianana mana austituin un bla sua dal nival ausanian nan										
0	A) La fracción de accesos a memoria no encontrados en C)	ploque correspondiente del nivel más bajo	C									
8			C									
	B) La fracción de accesos a memoria no encontrados en el D) nivel inferior de i	memoria										
	Atendiendo a los tipos de fallos de caché: forzosos, de capacida A) Los fallos de conflicto sólo pueden existir en una caché C)											
9		tema computador	D									
I		Los dos primeros tipos de fallos pueden existir en las	ע									
		s funciones de correspondencia estudiadas										
	De las funciones de correspondencia de la memoria caché, la c	-										
	bloque es:	que emprea un unico comparador para identificar el										
10		Todas necesitan más de un comparador	D									
	, 1	La directa										
	Los mecanismos de gestión de la memoria caché se resuelven											
11		La afirmación es incorrecta, se resuelven con software	В									
11		Ninguna de las afirmaciones anteriores es correcta	D									
12	Respecto a los algoritmos de reemplazo de la memoria caché,	Tiene mayor probabilidad de salir si se aplica FIFO	D.									
12		• •	D									
		Tiene mayor probabilidad de salir si se aplica LFU										
	De los tiempos que intervienen en la penalización por fallo:	El tiampo do gazago os indopondiente del terres.										
13	A) El tiempo de transferencia es independiente del tamaño C)	1	C									
		que										
		Ambos términos dependen del tamaño de bloque										
1 4	¿Qué estrategia de escritura reduce el tráfico de información e		D									
14	, 1	La de escritura inmediata	D									
	B) Depende del programa que se ejecute D)	Ninguna de las afirmaciones anteriores es correcta										

	Sea un sistema con memoria caché de 4 Kp y memoria principal de 64 Kp, las direcciones que genera la CPU:										
15	A) Son de 12 bits C) Son independientes del tamaño de memoria	В									
	B) Son de al menos de 16 bits D) Ninguna de las afirmaciones anteriores es correcta										
	Según el esquema de computador Von Neumann sencillo estudiado en el Tema 3, la operación R4 ←R7:										
16	A) Se realiza comunicando el bus de direcciones con el bus C) Implica hacer uso del circuito operador de propósito	C									
10	de datos general	C									
	B) No es posible realizarla en este sistema computador D) Es necesario realizarla como mínimo en dos periodos										
	Según el esquema de computador Von Neumann, sean las dos operaciones PC ← PC +1 y R2 ← R1 + R2:										
1.7	A) El registro de estado SR se actualiza en ambas C) El registro de estado SR se actualiza en R2 ← R1 + R2	•									
17	B) En ambas el código de operación de la instrucción es D) La ALU sólo interviene en PC ← PC + 1	C									
	ADD										
	Sea una instrucción que requiere de 8 ciclos de reloj para su ejecución:										
	A) El registro de estado SR tendrá 8 bits C) Su microprograma correspondiente estará formado por										
18	8 microinstrucciones	\mathbf{C}									
	B) El registro contador de fases RF tendrá 8 bits D) Ninguna de las afirmaciones anteriores es correcta										
	En un computador serie y referido a la misma instrucción, si la fase de decodificación de una instrucción se										
	realiza durante un único ciclo de reloj, ¿puede solaparse con la fase de búsqueda de operando?:										
19	A) Sí C) No	C									
19	<u>'</u>	C									
	B) Depende de la instrucción D) Depende del modo de direccionamiento de la instrucción										
20	De las siguientes instrucciones, indica en cuál/es de ella/s se recupera/n el contenido del registro SR de memoria:	n									
20	A) DIV .1, .2 con trap por división por cero C) CALL A0002h y DIV .1, .2 con trap	D									
	B) RET y RETI D) Ninguna de las afirmaciones anteriores es correcta										
	Una unidad de control microprogramada con secuenciamiento explícito:	_									
21	A) No tiene etapa traductora ni memoria de control C) Su registro de microinstrucción es de menor tamaño	D									
	B) Necesita etapa traductora y memoria de control D) No necesita etapa traductora, y sí memoria de control										
	Decir que todas las instrucciones del procesador DLX, incluidas las de carga y almacenamiento, siguen el modelo										
22	de ejecución REG-REG es:	A									
	A) Falso C) Puede ser cierto o falso dependiendo del ensamblador	А									
	B) Cierto D) Ninguna de las afirmaciones anteriores es cierta										
	La capacidad de direccionamiento del procesador DLX estudiado es de:										
23	A) 6 Mposiciones C) 4 Gposiciones	\mathbf{C}									
	B) 4 Mposiciones D) 2 Gposiciones										
	¿Cuál es el tipo de riesgo por dependencia de datos que se presenta en el fragmento de código ensamblador										
	siguiente si se ejecuta en un procesador DLX segmentado con bypass generalizado?:										
24	LD R3, 12(R4)	D									
24	ADD R1, R2, R4	D									
	A) WAR C) WAW										
	B) RAW D) Ninguno										
	¿Qué tipo de riesgo se elimina en un procesador DLX si se emplea una caché partida para datos e instrucciones										
25	en vez de una caché unificada?:	n									
25	A) Riesgos por dependencias de datos C) Riesgos de control	В									
	B) Riesgos estructurales D) Cualquier tipo de riesgo										
	Sea un sistema computador basado en arquitectura DLX con una unidad funcional segmentada para cada uno										
	de los tipos de operaciones aritméticas en FP estudiados:										
26	A) No podrá realizar operaciones de números enteros C) No podrá realizar operaciones en coma fija	D									
	B) Sólo puede ejecutar una sola fase de EX en cada ciclo D) En el mismo ciclo podrá estar en la fase de EX para										
	operaciones aritméticas de diferente naturaleza										
	Una de las diferencias entre Supersegmentación y Superescalabilidad es:										
	A) La supersegmentación en una técnica software C) Un computador supersegmentado debe ser superescalar	_									
27	B) La superescalabilidad permite la ejecución de D) Ninguna de las afirmaciones anteriores es correcta	В									
	instrucciones a través de varios cauces										
	Indicar la arquitectura en la que una memoria caché partida daría mejor rendimiento:										
28	indicat in arquitectura en in que una memoria caene partida daria mejor renarmento.										
28	A) DLX C) La memoria caché partida no meiora el rendimiento	A									
	A) DLX C) La memoria caché partida no mejora el rendimiento B) Von Neumann D) La memoria caché partida exige adelantamiento	A									
	B) Von Neumann D) La memoria caché partida exige adelantamiento	A									
	B) Von Neumann D) La memoria caché partida exige adelantamiento Comparando las arquitecturas Von Neumann y DLX estudiadas:	A									
29	B) Von Neumann D) La memoria caché partida exige adelantamiento Comparando las arquitecturas Von Neumann y DLX estudiadas: A) Ambas permiten ejecutar varias instrucciones C) Ninguna puede ejecutar instrucciones con modelo Reg-	A D									
29	B) Von Neumann D) La memoria caché partida exige adelantamiento Comparando las arquitecturas Von Neumann y DLX estudiadas: A) Ambas permiten ejecutar varias instrucciones C) Ninguna puede ejecutar instrucciones con modelo Regsimultáneamente Mem										
29	B) Von Neumann D) La memoria caché partida exige adelantamiento Comparando las arquitecturas Von Neumann y DLX estudiadas: A) Ambas permiten ejecutar varias instrucciones C) Ninguna puede ejecutar instrucciones con modelo Regsimultáneamente Mem B) Ninguna de las dos es arquitectura segmentada D) Ninguna de las afirmaciones anteriores es correcta										
29	B) Von Neumann Comparando las arquitecturas Von Neumann y DLX estudiadas: A) Ambas permiten ejecutar varias instrucciones C) Ninguna puede ejecutar instrucciones con modelo Regsimultáneamente B) Ninguna de las dos es arquitectura segmentada D) Ninguna de las afirmaciones anteriores es correcta Sea una máquina segmentada con cinco pasos de ejecución de 60 ns cada uno, el tiempo medio empleado en										
29	B) Von Neumann Comparando las arquitecturas Von Neumann y DLX estudiadas: A) Ambas permiten ejecutar varias instrucciones C) Ninguna puede ejecutar instrucciones con modelo Regsimultáneamente B) Ninguna de las dos es arquitectura segmentada D) Ninguna de las afirmaciones anteriores es correcta Sea una máquina segmentada con cinco pasos de ejecución de 60 ns cada uno, el tiempo medio empleado en ejecutar 4 instrucciones consecutivas (considerar que no se provocan detenciones) es de:										
	B) Von Neumann Comparando las arquitecturas Von Neumann y DLX estudiadas: A) Ambas permiten ejecutar varias instrucciones C) Ninguna puede ejecutar instrucciones con modelo Regsimultáneamente B) Ninguna de las dos es arquitectura segmentada D) Ninguna de las afirmaciones anteriores es correcta Sea una máquina segmentada con cinco pasos de ejecución de 60 ns cada uno, el tiempo medio empleado en	D									

EXAMEN DE ARQUITECTURA DE COMPUTADORES

La Rábida, 15 de Septiembre de 2015

PROBLEMA 1. (2,5 ptos.). Un sistema computador (sin memoria virtual) tiene una memoria principal de 1 Mpalabras de 8 bits cada una de ellas y una memoria caché de 2 Kpalabras, dividida en 4 conjuntos, con 128 palabras/bloque.

- a) Justificar e indicar con un esquema la organización de la Memoria Principal y de la Memoria Caché (capacidad total en Bytes, número de palabras, número de conjuntos, número de bloques, número de bloques por conjunto y número de palabras por bloque).
- b) Mostrar el formato de la dirección que define la unidad central de proceso en base a la función de correspondencia empleada, definiendo cada uno de los campos en los que se divide.

Se supone que, después de haber estado la memoria caché "vacía", a continuación en el *instante I* se encuentran en la memoria caché los bloques de memoria principal 11 a 18, ambos inclusives, leídas todas las direcciones de cada uno de ellos una vez y en el mismo orden que les corresponde en la memoria principal. Suponer que el algoritmo de reemplazamiento de bloques es el FIFO (First In First Out).

- c) Mostrar el contenido de la memoria caché en el *instante 1*.
- d) Identificar cuántos fallos de caché se han producido y de qué tipo en este *instante 1*.

A continuación, la CPU lee la secuencia de direcciones de memoria: 0, 1, 2, 127, 128, 129,130, 1000, 1001, 1002, 255, 256, 257 (*instante 2*), según el orden marcado en la misma.

- e) Mostrar el contenido de la memoria caché en el instante 2.
- f) Hasta ese instante 2, ¿cuántos fallos y de qué tipo se han producido en total?.
- g) ¿Qué frecuencias de uso (referida al conjunto 1 nada más) tendrían los bloques que se encuentran en el conjunto 1 en el *instante 2*?.

PROBLEMA 2. (2,25 ptos.). Para el sistema computador representado en la figura, y para la secuencia de instrucciones siguiente:

Dirección de Memoria	Instrucción
(en hexadecimal)	(en ensamblador)
A0000h	ADD .4, 00129h
A0001h	CALL A0002h
A0002h	MUL .5, .9
A0003h	RETI

- 1. Mostrar los formatos de las instrucciones.
- 2. Definir la secuencia de operaciones elementales y el solapamiento posible de las mismas. Especificar el cronograma según el flujo marcado por el programa propuesto, y considerando una sóla vez la ejecución de cada instrucción.
- Definir el valor de las señales de control correspondiente a la operación PC ← R2 RA
 Mostrar únicamente el valor de las señales que intervienen directamente en dicha
 operación.


Teniendo en cuenta:

- a) PRIMERA INSTRUCCIÓN: La instrucción aritmética ADD, con direccionamiento directo absoluto a registro para el primer operando y directo absoluto a memoria para el segundo.
- SEGUNDA INSTRUCCIÓN: La instrucción de llamada a subrutina CALL, con modo de direccionamiento directo absoluto a memoria.
- c) TERCERA INSTRUCCIÓN: La instrucción de multiplicación MUL, con modo de direccionamiento directo absoluto a registro para ambos operandos.
- d) CUARTA INSTRUCCIÓN: La instrucción RETI de retorno de interrupción.
- e) Las operaciones con la unidad aritmético-lógica se realizan en un periodo.
- f) Los cálculos de las direcciones de los operandos en memoria especificados con direccionamiento relativo, se realizarán de manera automática en el periodo de decodificación.
- g) El resultado de una operación o el operando destino va a ser siempre el especificado en primer lugar en la instrucción de ensamblador.
- h) Las operaciones de L/E en memoria se realizan durante dos periodos.
- i) La pila, que se implementa en el sistema con el registro SP (puntero de pila), funciona de la siguiente forma: 1) La pila crece hacia direcciones decrecientes. 2) El registro puntero de pila indica la dirección de memoria principal en la que se introdujo el último dato en la pila.
- j) Para cuando hay que salvar el contenido de SR y el de PC, siempre se almacenará primero el de PC.

PROBLEMA 3. (2,25 ptos.). El siguiente fragmento de código se ejecuta en un procesador DLX. En dicho procesador la etapa MEM requiere 1 ciclo de reloj. Las latencias (en ciclos de reloj) de las unidades funcionales son las siguientes: Sumador/restador entero: 1; Sumador/restador flotante: 2; Multiplicador: 3; y Divisor: 4 (las tres últimas unidades funcionales para operaciones están **segmentadas**).


```
LW R2, 2(R1)
ADD R1, R3, R5
LW R5, 8(R1)
LF F2, 20(R1)
LF F0, 10(R2)
FMUL F4, F0, F3
FDIV F5, F0, F2
SF 10(R2), F4
SF 20(R5), F5
FADD F8, F4, F5
```

- a) Suponiendo que la memoria tiene un único puerto de acceso y que no existe adelantamiento generalizado, Indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben.
- b) Repetir el apartado a) para una versión del DLX que incluya **adelantamiento** (bypass) **generalizado** y suponiendo que la **memoria** tiene **dos puertos de acceso** (uno para instrucciones y otro para datos). Indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben. Indicar claramente los datos que se adelantan y entre qué etapas actúa el bypass.



Etapa	Instrucción ALU	Carga/Almacenamiento	Salto/Bifurcación
IF	$IR \leftarrow M[PC]$	IR ← M[PC]	IR ← M[PC]
	PC ← PC+4	PC ← PC+4	PC ← PC+4
ID	A ← Rs1; B ← Rs2	A ← Rs1; B ← Rs2	A ← Rs1; B ← Rs2
	PC1 ← PC	PC1 ← PC	PC1 ← PC
	IR1 ← IR	IR1 ← IR	IR1 ← IR
EX	ALU _{output} ← A op (B or (IR1 ₁₆) ¹⁶ ##IR1 ₁₆₃₁)	MAR ← A+(IR1 ₁₆) ¹⁶ ##IR1 ₁₆₃₁	Salto
		SMDR ← B	ALU _{output} ← PC1+IR1 ₁₆) ¹⁶ ##IR1 ₁₆₃₁)
			Cond ← (Rs1 op 0);
			Bifurcación
			ALU _{output} ← PC1+ IR1 ₂₆) ⁶ ##IR1 ₆₃₁)
MEM	ALUoutput1 ← ALUoutput	LMDR ← M[MAR]	If (cond):
		О	PC ← ALU _{output}
		M[MAR] ← SMDR	
WB	Rd ← ALU _{output} 1	$Rd \leftarrow LMDR$	

Tabla. Eventos en cada etapa de la segmentación de DLX diferenciados según el tipo de instrucción.



Apellidos:	Nombre:																													
Anautada a)	1	2	3	4	5	6	7	8	9	10	11	12	13	1.4	15	1.6	17	10	10	20	21	22	23	24	25	26	27	28	29	30
Apartado a) LW R2, 2(R1)	1	<u> </u>	3	4		U		0	9	10	11	12	13	14	13	10	17	10	19	20	21	22	23	24	23	20	21	20	29	30
ADD R1, R3, R5																														
LW R5, 8(R1)																														
LF F2, 20(R1)																														
LF F0, 10(R2)																														
FMUL F4, F0, F3																														
FDIV F5, F0, F2																														
SF 10(R2), F4																														
SF 20(R5), F5																														
FADD F8, F4, F5																														
												l .		l .		l .			l .	l .		l .		l .	l .		l .		l .	
Apartado b)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
LW R2, 2(R1)																														
ADD R1, R3, R5																														
LW R5, 8(R1)																														
LF F2, 20(R1)																														
LF F0, 10(R2)																														
FMUL F4, F0, F3																														
FDIV F5, F0, F2																														
SF 10(R2), F4																														
SF 20(R5), F5																														
FADD F8, F4, F5																														