EXAMEN DE ARQUITECTURA DE COMPUTADORES. La Rábida, 17 de Junio de 2014

Apellidos .				Nombre
	Valor de cada:	Respuesta correcta Respuesta incorrecta No respuesta	- 0.05	TIEMPO REALIZACIÓN EXAMEN: 45 minutos

Espacio para respuestas ↓↓↓↓↓↓↓

	Considérese una mejora que haga que la máquina corra		
1	60% del tiempo. ¿Cuál es la aceleración global lograda al		A
	A) 1,9230	C) 0,3	
		D) Ninguna de las afirmaciones anteriores es correcta	
	Sea un computador A capaz de completar 10000 tareas/s	eg y un computador B que completa 5000 tareas/seg, se	
2	dice entonces que:	C) El	В
		C) El computador A es el 50% más rápido que el B	
		D) El computador A es el 200% más rápido que el B	
	Si una máquina A ejecuta un programa en diez segund		
3	máquina B si la máquina A es el 50% más rápida que la B		A
	A) En 15 seg	C) En 20 seg	
		D) Se necesitan más datos para conocer la respuesta	
	Para mejorar el rendimiento de un computador para ci		
	procesador gráfico que se utiliza un 60% del tiempo, co		_ n
4	memoria obteniendo una aceleración de 2 el 80% del tiem		В
		C) 6 en la primera y 1,6 en la segunda	
		D) Ninguna de las afirmaciones anteriores es correcta	
_	Sea un sistema computador capaz de ejecutar 150 MIPS y		n
5	A) Cada instrucción requiere 150 ns	C) Cada ciclo de reloj dura 30 nseg	В
		D) Cada ciclo de reloj dura 150 nseg	
	Sea una CPU donde la instrucción de bifurcación co		
	instrucciones cuatro ciclos, considerando que el 20%	de las instrucciones empleadas son de difurcación	
6	condicional:	C) El manadia de CDI es 2 (C
	A) El promedio de CPI es 3	C) El promedio de CPI es 3,6	
	B) El promedio de CPI es 0,4	D) Ninguna de las afirmaciones anteriores es correcta	
_	La transferencia de información entre la memoria caché y		n
7	A) En tamaño bloque	C) Depende de la función de correspondencia	В
	B) En tamaño palabra	D) Depende del algoritmo de reemplazo	
	Sea una memoria caché con un único conjunto, entonces:	C) In finally de companyations of the total ments	
8	A) La función de correspondencia es la asociativa por	, ·	C
	conjuntos	asociativa D) La firmión de correspondencia muedo con quelquiero	
	B) La función de correspondencia es la directa	D) La función de correspondencia puede ser cualquiera	
	En relación al tamaño de caché:	C) II	
9		C) Hay un compromiso entre tamaño y tasa de fallos	C
	B) A mayor tamaño, mayor tasa de fallos	D) La tasa de fallos siempre es constante	
	De las funciones de correspondencia de la memoria caché,	, la que emplea un unico comparador para identificar el	
10	bloque es: A) La asociativa por conjuntos	C) Todas necesitan más de un comparador	D
	, 1 3	, 1	
	B) La totalmente asociativa	D) La directa	
11	De los algoritmos de reemplazo en la memoria caché, el qu A) El FIFO	C) El LFU	C
11	B) El Aleatorio	/	
		D) Ninguna de las afirmaciones anteriores es correcta	
	De los tiempos que intervienen en la penalización por fallo A) El tiempo de transferencia es independiente del tamaño		
12	de bloque	C) El tiempo de acceso es independiente del tamaño de bloque	C
	÷	•	
	B) Sólo interviene el tiempo de transferencia	D) Ambos términos dependen del tamaño de bloque	
12	Si para realizar la operación C ← A+B se necesitan las ins		п
13	A) Se trata de una máquina basada en acumulador B) Se trata de una máquina basada en banco de registros	C) Se trata de una máquina de tres direcciones D) Se trata de una máquina basada en pila	D
	B) Se trata de una máquina basada en banco de registros	D) Se trata de una máquina basada en pila	
1.4	Sea el computador Von Neumann estudiado en el Tema 3,		ъ
14	A) La duración máxima por instrucción es 4 ciclos	C) No existe relación con la duración de la instrucción	D
	B) La duración máxima por instrucción es 1 ciclo	D) La duración máxima por instrucción es 16 ciclos	

	De las siguientes instrucciones, indica en cuál/es de ella/s	se recupera/n el contenido del registro SR de memoria:	
15	A) DIV .1, .2 con trap por división por cero	C) CALL A0002h y DIV .1, .2 con trap	D
	B) RET y RETI	D) Ninguna de las afirmaciones anteriores es correcta	
	En una unidad de control microprogramada con secuei	nciamiento explícito, si la etapa traductora ROM tiene	
16	una organización de 256x12, podemos afirmar que::		C
10	A) El código de operación es de 8 bits	C) Dicha unidad microprogramada no tienen etapa ROM	C
	B) El registro de instrucción de forman 8 bits	D) Ninguna de las afirmaciones anteriores es correcta	
	Sean las instrucciones JMP A0002h, RET y BZ A0002h c		
17	A) Sólo JMP implica una bifurcación	C) JMP y RET implicarán bifurcación	\mathbf{C}
	B) En todas se debe guardar el valor de PC en la pila	D) Las tres implican una bifurcación	
	Para que el arranque del computador se realice correctar		
18	A) Se requiere que todos los registros tengan inicialmente	,	\mathbf{C}
10	el valor 0	memoria no volátil	
	B) Se requiere que la pila tenga almacenado SR y PC	D) Se requiere que la primera instrucción sea LOAD	
	Decir que todas las instrucciones del procesador DLX sig		
19	A) Falso	C) Puede ser cierto o falso dependiendo del ensamblador	A
	B) Cierto	D) Ninguna de las afirmaciones anteriores es cierta	
	Indica los tipos de riesgos por dependencia de datos que	pueden existir en el procesador DLX para operaciones	
20	con enteros:	C) C41a DAW	\mathbf{C}
	A) RAW y WAR	C) Sólo RAW	
	B) RAW, WAR y WAW Dada la instrucción LD R3, 12(R4), la fase en la que se ca	D) RAW y WAW	
21	A) ID	C) MEM	В
21	B) EX	D) Ninguna de las afirmaciones anteriores es correcta	D
	De las fases de ejecución del procesador DLX, para una in		
	A) En ninguna fase se accede a memoria	C) El resultado viene expresado en estándar IEEE 754 de	
22	A) En infigura fase se accède à memoria	simple precisión	D
	B) La fase ID es diferente al resto de instrucciones	D) Ninguna de las afirmaciones anteriores es correcta	
	Sea la secuencia DIVF F0, F1, F2 y SUBF F0, F8, F10, exi		
23	A) Estructural	C) De control	В
23	B) Por dependencia de datos tipo WAW	D) Ninguna de las afirmaciones anteriores es correcta	ь
	Comparando los registros R0 y F0, del procesador DLX:	2) : : ::::Sana ao iao ai : : : : : : : : : : : : : : : : : :	
24	A) Ambos registros almacenan el valor 0	C) F0 es un registro de 64 bits	В
	B) R0 siempre almacena el valor 0	D) Ninguna de las afirmaciones anteriores es correcta	-
	En el procesador DLXV, considerando el tiempo de eje		
	resultado una vez que una instrucción vectorial está en ej		ъ
25	A) Tiempo de comienzo	C) Tiempo de terminación	D
	B) Tiempo de arranque	D) Tiempo de iniciación	
	Un computador vectorial cuyas componentes de vector	son de 64 bits tiene una memoria entrelazada con 4	
26	módulos de memoria, ¿en qué modulo de memoria se enc	ontrará la dirección 160?	A
20	A) En el módulo 0	C) En el módulo 1	A
	B) En el módulo 2	D) En el módulo 3	
	En un computador vectorial en el que los elementos de un	<u> </u>	
27	la operación matricial A*B (A y B matrices), ¿a qué matr		D
	A) A la matriz B	C) Depende del tamaño de las componentes	D
	B) A las dos matrices igualmente	D) A la matriz A	
	Dado un vector de 200 elementos, indicar el número de se		
28	A) 4	C) 8	В
	B) 3	D) Ninguna de las afirmaciones anteriores es correcta	
	Comparando la arquitectura Von Neumann con la DLX,		
	A) La segunda permiten ejecutar varias instrucciones	C) La segunda ejecuta instrucciones ALU con modelo	В
29	l die	D D	
29	simultáneamente	Reg-Reg	
29	B) La primera es segmentada	D) Ambas consideran el incremento del registro PC	
	B) La primera es segmentada Indicar la arquitectura en la que una memoria caché part	D) Ambas consideran el incremento del registro PC tida daría mejor rendimiento:	
30	B) La primera es segmentada	D) Ambas consideran el incremento del registro PC	A

EXAMEN DE ARQUITECTURA DE COMPUTADORES

La Rábida, 17 de Junio de 2014

PROBLEMA 1. (2,5 ptos.). Un sistema computador (sin memoria virtual) tiene una memoria principal de 2 Mpalabras de 8 bits cada una de ellas y una memoria caché de 2 Kpalabras, dividida en 4 conjuntos, con 256 palabras/bloque.

- a) Justificar e indicar con un esquema la organización de la Memoria Principal y de la Memoria Caché (capacidad total, número de conjuntos si procede, número de bloques, palabras por bloque).
- b) Mostrar el formato de la dirección que define la unidad central de proceso, definiendo cada uno de los campos en los que se divide.

Se supone que, después de haber estado la memoria caché "vacía" (*instante 0*), la CPU lee la secuencia de direcciones de memoria: 1024, 1025, 1026, 254, 255, 256, 512, 513, 514, 2045, 2046, 2047, según el orden marcado en la misma (*instante 1*).

- c) Mostrar el contenido de la memoria caché en el instante 1.
- d) Calcular la frecuencia de uso (en %) que tiene en ese *instante 1* cada uno de los bloques que se encuentran en dicha memoria caché.

A continuación, la CPU requiere el acceso a los bloques de memoria principal 8, 9, 10 y 4, leídas todas las direcciones de cada uno de ellos una vez y en el orden que se indica (*instante 2*). Suponer que el algoritmo de reemplazamiento de bloques es el FIFO (First Input First Output).

- e) Mostrar el contenido de la memoria caché en el instante 2.
- f) ¿Qué frecuencia de uso (referida sólo al conjunto 0), en relación con la frecuencia de uso global de la caché, tiene hasta ese *instante 2* cada uno de los bloques que se encuentran en dicha memoria caché?.
- g) Hasta ese *instante 2*, ¿cuántos fallos y de qué tipo se han producido?.

PROBLEMA 2. (2 ptos.). **Definir la secuencia de operaciones** elementales y el solapamiento posible de las mismas, para el sistema computador representado en la figura, y para la ejecución de las instrucciones abajo indicadas, **mostrando previamente los formatos de las instrucciones**.

Dirección de Memoria	Instrucción
(en hexadecimal)	(en ensamblador)
A0000h	ADD 00100h(.1), .2
A0001h	BZ A0003h
A0002h	SUB .2, #10
A0003h	CLZ

Teniendo en cuenta:


- a) PRIMERA INSTRUCCIÓN: La instrucción aritmética ADD, con direccionamiento directo relativo a registro para el primer operando y directo absoluto a registro para el segundo. El resultado de la suma provoca desbordamiento, generando un trap al finalizar, bifurcando a la dirección A0002h. El resultado erróneo no es necesario almacenarlo en su destino.
- SEGUNDA INSTRUCCIÓN: La instrucción de bifurcación BZ, con modo de direccionamiento directo absoluto a memoria.
- c) TERCERA INSTRUCCIÓN: La instrucción de resta SUB, con modo de direccionamiento directo absoluto a registro para el primer operando e inmediato para el segundo.
- d) CUARTA INSTRUCCIÓN: La instrucción CLZ de puesta a cero del biestable Z.
- e) Se debe especificar el cronograma según el flujo marcado por el programa propuesto, y considerando como última instrucción la de puesta a cero, CLZ.
- f) Las operaciones con la unidad aritmético-lógica se realizan en un periodo.
- g) Los cálculos de las direcciones de los operandos en memoria especificados con direccionamiento relativo, se realizarán después del periodo de decodificación.
- h) El resultado de una operación o el operando destino va a ser siempre el especificado en primer lugar en la instrucción.
- i) Las operaciones de L/E en memoria se realizan durante dos periodos.
- j) La pila, que se implementa en el sistema con el registro SP (puntero de pila), funciona de la siguiente forma: 1) La pila crece hacia direcciones decrecientes. 2) El registro puntero de pila indica la dirección de memoria principal en la que se introdujo el último dato en la pila.
- k) Para cuando hay que salvar el contenido de SR y el de PC, siempre se almacenará primero el de SR.
- Definir el valor de las señales de control correspondiente a la operación: M(D) ← (RM R2). Mostrar únicamente el valor de las señales que intervienen directamente en dicha operación.

PROBLEMA 3. (2,5 ptos.). El siguiente fragmento de código se ejecuta en un procesador DLX. Las latencias (en ciclos de reloj) de las unidades funcionales son las siguientes: Sumador/restador entero: 1; Sumador/restador flotante: 2; Multiplicador: 3; y Divisor: 4 (las tres últimas unidades funcionales para operaciones están **segmentadas**).

```
ADD R2, R1, R0
SW R3, 2(R1)
LW R5, 8(R1)
LF F0, 10(R2)
LF F3, 20(R3)
FMUL F4, F0, F3
SF 10(R2), F4
FDIV F5, F0, F2
FDIV F8, F6, F7
SF 20(R5), F5
```

- a) Suponiendo que la memoria tiene un único puerto de acceso y que no existe ningún tipo de adelantamiento, Indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben.
- b) Repetir el apartado a) para una versión del DLX que incluya **adelantamiento** (bypass) generalizado y suponiendo que la **memoria** tiene **dos puertos de acceso** (uno para instrucciones y otro para datos). Indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben. Indicar claramente los datos que se adelantan y entre qué etapas actúa el bypass.

Apellidos:	 	Nombre:	



Apellidos:	Nombre:	
------------	---------	--

Apartado a)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
ADD R2, R1, R0																														
SW R3, 2(R1)																														
LW R5, 8(R1)																														
LF F0, 10(R2)																														
LF F3, 20(R3)																														
FMUL F4, F0, F3																														
SF 10(R2), F4																														
FDIV F5, F0, F2																														
FDIV F8, F6, F7																														
SF 20(R5), F5																														

Apartado b)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
ADD R2, R1, R0																														
SW R3, 2(R1)																														
LW R5, 8(R1)																														
LF F0, 10(R2)																														
LF F3, 20(R3)																														
FMUL F4, F0, F3																														
SF 10(R2), F4																														
FDIV F5, F0, F2																														
FDIV F8, F6, F7																														
SF 20(R5), F5																														