Anexo I: Introducción a la simulación usando VHDL



Escuela Técnica Superior de Ingeniería

Departamento de Ingeniería Electrónica, Sistemas Informáticos y Automática

Anexo I: Introducción a la simulación usando VHDL

Introducción

Una de las aplicaciones del lenguaje VHDL es la simulación del comportamiento de los circuitos descritos en tal lenguaje. Esta simulación funcional, de tipo «virtual» (sobre la pantalla del computador) permite comprobar, sin construirlo físicamente, si el circuito cumple las especificaciones o requisitos que eran el objetivo propio de su diseño.

La simulación funcional de un circuito digital, en el contexto del lenguaje VHDL, se realiza a través de un nuevo fichero VHDL en el cual se «inserta» el circuito a simular dentro de una nueva entidad (una nueva «caja») sin terminales exteriores. La estructura de este fichero de test se resume en los siguientes puntos:


- > Se crea una entidad sin puertos (podemos denominarla nombre_del_circuitoTest.vhd).
- > En la arquitectura de dicha entidad (antes del begin) se declara como componente el circuito a simular y una señal para cada puerto del circuito (que puede tener el mismo nombre que el puerto al que se va a conectar).
- > En la misma arquitectura (después del begin) se «instancia» el circuito a simular, conectando cada uno de sus puertos a la señal correspondiente (de las declaradas antes).
- > También en la misma arquitectura se describen los vectores de test o formas de onda que darán valores a las entradas del circuito a lo largo del tiempo de simulación.

Consideremos como ejemplo simple de aplicación la función:

$$f = ab + c$$


Definimos la función en VHDL en el entorno de diseño ISE WebPACK, según se observa en la siguiente diapositiva.

Anexo I: Introducción a la simulación usando VHDL



Anexo I: Introducción a la simulación usando VHDL

Añadimos, mediante la opción "New Source", un fichero del tipo VHDL Test Bench al proyecto.



<u>Anexo I</u>: Introducción a la simulación usando VHDL

Edición de la plantilla generada por el entorno de diseño

Editamos la plantilla generada, dejándola como se muestra en la figura. Hemos eliminado algunas líneas de definición del reloj del sistema, el cual no se utiliza en los diseños de tipo combinacional como es el caso de nuestro ejemplo. En este fichero pueden verse las distintas partes que lo forman:


- Entidad sin puertos
- Declaración como componente (component) del diseño de la función
- Señales de conexión, con el mismo nombre que los puertos originales del diseño a simular.
- Instanciamos el circuito a simular (Unit Under Test -UUT) en la arquitectura, tras el "begin". Conectamos los puertos del circuito con las señales del mismo nombre, usando los "port maps".

Nos quedan por definir los estímulos, es decir, indicar en el fichero de test cómo deben cambiar las entradas para que el simulador nos proporcione las salidas.

```
LIBRARY ieee:
USE ieee.std logic 1164.ALL;
USE ieee.std logic unsigned.all;
USE ieee.numeric std.ALL;
ENTITY test ejercicio2 IS
END test ejercicio2;
ARCHITECTURE behavior OF test ejercicio2 IS
     -- Component Declaration for the Unit Under Test (UUT)
    COMPONENT ejercicio2
    PORT (
         a, b, c : IN std logic;
         y: OUT std logic
        );
    END COMPONENT:
   --Inputs
   signal a, b, c: std logic := '0';
   --Outputs
   signal y : std logic;
BEGIN
   -- Instantiate the Unit Under Test (UUT)
  uut: ejercicio2 PORT MAP (
          a => a,
          b => b.
          c => c,
          v => v
   -- Stimulus process
   stim proc: process
      - insert stimulus here
   end process;
END:
```

Anexo I: Introducción a la simulación usando VHDL


Definición de estímulos: El archivo de test lo podemos ver en "Behavioral Simulation".




Anexo I: Introducción a la simulación usando VHDL

Elejimos "Simulate Behavioral Model -> Run".

Eso ejecutará el simulador (ModelSim), según vemos en la siguiente diapositiva. Hemos de decirle al simulador que ejecute una cantidad de tiempo determinada. Para ello, en el prompt del simulador escribimos *restart* y pulsamos enter. Esto reiniciará desde el principio (instante 0 ms) el simulador. Luego simulamos durante 100 ms mediante la orden "*run 100 ms*".




Anexo I: Introducción a la simulación usando VHDL




Anexo I: Introducción a la simulación usando VHDL

También podemos definir los estímulos de una forma más compacta tal y como se observa en la figura. Obsérvese como se declara una nueva señal (valor), que irá tomando los valores desde **000** hasta **111**. En la siguiente diapositiva observamos el resultado de la simulación.



Anexo I: Introducción a la simulación usando VHDL



Anexo I: Introducción a la simulación usando VHDL

Otro ejemplo de simulación de un circuito combinacional

A continuación se muestra el fichero VHDL que define la función lógica: $f_1 = \sum_{i=1}^{n} (0, 2, 6, 7, 12, 14)$

```
-- Create Date: 11:37:53 12/01/2008
-- Module Name: funcion1 - descripcion f1
-- Revision 0.01
library IEEE;
use IEEE STD LOGIC 1164 ALL:
use IEEE STD LOGIC ARITH ALL:
use IEEE STD LOGIC UNSIGNED ALL:
entity funcion1 is
   port (d, c, b, a: in std logic;
         f1 : out std logic);
end funcion1:
architecture descripcion_f1 of funcion1 is
   signal entrada: std logic vector(3 downto 0);
   signal ent int: integer range 0 to 15;
begin
   entrada <= d & c & b & a;
   ent_int <= conv_integer(entrada);</pre>
   with ent int select
      f1 <= '1' when 0|2|6|7|12|14,
            'O' when others:
end descripcion f1;
```

Anexo I: Introducción a la simulación usando VHDL

El fichero de estímulos para la simulación de la función es el siguiente:

```
LIBRARY ieee:
USE ieee std logic 1164.ALL:
USE ieee std logic unsigned all:
USE ieee.std logic arith.all;
USE ieee numeric std ALL:
ENTITY funcion1 test2 IS
END funcion1 test2;
ARCHITECTURE behavior OF funcion1 test2 IS
    -- Component Declaration for the Unit Under Test (UUT)
    COMPONENT funcion1
    PORT (
         d, c, b, a : IN std logic;
         f1 : OUT std logic
        );
    END COMPONENT:
   --Inputs
   signal d : std logic := '0';
   signal c : std logic := '0';
   signal b : std logic := '0';
   signal a : std logic := '0';
   signal entrada : std logic vector(3 downto 0):= "00000";
   signal entrada int: integer range 0 to 15;
   --Outputs
   signal f1 : std logic;
```

(Continúa en la siguiente diapositiva)


Anexo I: Introducción a la simulación usando VHDL

Fichero de estímulos para la simulación de la función (continuación).

```
BEGIN
   -- Instantiate the Unit Under Test (UUT)
   uut: funcion1 PORT MAP (
          d \Rightarrow d
          c => c,
          b \Rightarrow b,
          a => a,
          f1 => f1
        );
   -- Stimulus process
   estimulos: process
   begin
      for i in 0 to 15 loop
         entrada int <= i; wait for 10 us;
      end loop:
      wait: wait:
   end process:
   entrada <= conv_std_logic_vector(entrada_int, 4);</pre>
   a<=entrada(0); b<= entrada(1); c<= entrada(2); d<=entrada(3);
END:
```

Anexo I: Introducción a la simulación usando VHDL

La simulación funcional puede observarse a continuación.



Anexo I: Introducción a la simulación usando VHDL

Otra forma de definir los estímulos, sin usar el bucle FOR:

```
LIBRARY ieee:
USE ieee std logic 1164 ALL:
USE ieee std logic arith all:
USE ieee std logic unsigned all:
USE ieee numeric std ALL:
ENTITY function1 test IS
END funcion1 test;
ARCHITECTURE behavior OF funcion1 test IS
    -- Component Declaration for the Unit Under Test (UUT)
    COMPONENT funcion1
    PORT (
         d : IN std logic;
         c : IN std logic;
         b : IN std logic;
         a : IN std logic;
         f1 : OUT std logic
        );
    END COMPONENT:
   --Inputs
   signal d : std logic := '0';
   signal c : std logic := '0';
   signal b : std logic := '0';
   signal a : std logic := '0';
   signal entrada : std logic vector(3 downto 0):= "00000";
   --Outputs
   signal f1 : std logic;
```

(Continúa en la siguiente diapositiva)

Anexo I: Introducción a la simulación usando VHDL

Otra forma de definir los estímulos, sin usar el bucle FOR (continuación):

BEGIN

```
-- Instantiate the Unit Under Test (UUT)
   uut: funcion1 PORT MAP (
          d \Rightarrow d,
          c => c,
          b \Rightarrow b,
          a => a,
          f1 => f1
        );
   -- Stimulus process
   stim proc: process
   begin
      if now < 10 us then entrada <= "00000"; wait for 10 us;
      else entrada <= entrada + 1; wait for 10 us; end if;
      if now > 170 us then entrada <= "0000"; wait; wait; end if;
   end process:
   a<=entrada(0); b<= entrada(1); c<= entrada(2); d<=entrada(3);
END:
```