

# Fundamentos de Computadores

# Práctica 7

Diseño de sistemas secuenciales síncronos

# **Objetivos**

- Diseño de un sistema secuencial síncrono a partir de unas especificaciones iniciales.
- Modelado de diagramas de estados en VHDL.
- Descripción de sistemas digitales secuenciales en VHDL.

### Material disponible

- PC con el paquete de software Xilinx ISE WebPACK instalado.
- Tarjeta de desarrollo Xilinx Spartan-3E.

# **Especificaciones**


Un sistema digital posee una entrada E y una salida S.

A través de la entrada E se recibe continuamente una secuencia de unos y ceros sincronizada con la señal de reloj.

Si la salida está inactiva, esta adoptará un nivel alto al recibirse tres unos consecutivos. Si la salida está activa, esta adoptará un nivel bajo al recibirse tres ceros, sean éstos consecutivos o no.

### Proceso operativo

- **1.** Representar el diagrama de estados de un sistema de control de tipo **Moore** cuyo comportamiento se corresponda con el descrito en las especificaciones.
- 2. Describir en VHDL el diagrama de estados obtenido en el apartado 1.
- **3.** Crear un segundo fichero fuente para describir el circuito completo que se implementará en la FPGA. Declarar dentro de este fichero dos componentes, tal como se muestra en la siguiente figura.



- El primer componente es un circuito antirrebotes para eliminar los rebotes producidos por el pulsador que se utilizará como señal de reloj. El código de este circuito puede descargarse de la sección de prácticas de la plataforma moodle de la asignatura.
- El segundo componente es el circuito modelado en el apartado 2.
- **4.** Simular el sistema completo del apartado 3, aplicando a las entradas una secuencia de valores que permita comprobar todas las transiciones y valores de salida del diagrama de estados.

Curso 2017-2018 1

**5.** Implementar el circuito obtenido en el apartado 3 en la tarjeta de desarrollo Spartan-3E de Xilinx y comprobar su correcto funcionamiento. Para ello, conectar los diferentes terminales del circuito tal como se muestra en la siguiente figura.



Curso 2017-2018 2