EXAMEN DE ARQUITECTURA DE COMPUTADORES. La Rábida, 9 de Junio de 2015

Apellidos			Nombre
Valor de cada:	Respuesta correcta Respuesta incorrecta No respuesta	- 0.05	TIEMPO REALIZACIÓN EXAMEN: 45 minutos

		Espacio para re	spuesta ↓↓↓↓↓↓
	En un sistema computador, y referida a la tarea de cálcu		
1	de tiempo se denomina:	C) Tiampa da ajaguaján	В
	A) Tiempo de respuesta B) Productividad	C) Tiempo de ejecuciónD) Ninguna de las afirmaciones anteriores es correcta	
	Atendiendo a los conceptos de <i>productividad</i> y <i>tiempo de r</i> .		
2	A) El tiempo de respuesta	C) El tiempo de respuesta y la productividad	В
Z	B) La productividad	D) Depende de qué se segmente en la Unidad de Control	Б
	El Principio de Localidad de Referencia, se aplica:	D) Depende de que se segmente en la Onidad de Condoi	
3	A) Tanto a los accesos de datos como de instrucciones	C) Únicamente a los accesos de instrucciones	Α
3	B) Únicamente a los accesos de datos	D) Ninguna de las afirmaciones anteriores es correcta	A
	El rendimiento de la CPU depende del:	D) ivinguna de las arifinaciones anteriores es correcta	
	A) CPI (Ciclos Por Instrucción) y del Recuento de	C) Recuento de instrucciones únicamente	
4	Instrucciones	c) recuento de instrucciones amedimente	A
	B) CPI (Ciclos Por Instrucción) únicamente	D) Ninguna de las afirmaciones anteriores es correcta	
	Considérese una mejora en una máquina de 10 veces qu		
	aceleración global lograda al incorporar dicha mejora?	at es utilizable tall solo el 10/0 del tiempol geaul es la	
5	A) 0,64	C) 2,0	В
	B) 1/0,64	D) 1,4	
	Los MIPS (Millones de Instrucciones Por Segundo):	- / - , ·	
_	A) Nos permiten calcular exactamente el tiempo de	C) Son dependientes del repertorio de instrucciones de la	_
6	ejecución de un programa real	máquina	C
	B) No varían entre programas en el mismo computador	D) Ninguna de las afirmaciones anteriores es correcta	
	Los MFLOPS (Millones de Operaciones en Punto Flotant		
7	A) Únicamente del programa que se ejecute	C) Tanto de la máquina como del programa que se ejecute	C
	B) Únicamente de la máquina	D) Del tipo de instrucciones lógicas que tenga la máquina	
	La frecuencia o tasa de aciertos en memoria se define com		
	A) La fracción de accesos a memoria encontrados en		
8	cualquier nivel de la jerarquía de memoria	nivel inferior	D
	B) La fracción de accesos a memoria encontrados en el	D) La fracción de accesos a memoria encontrados en el	
	nivel inferior	nivel superior	
	Atendiendo a los tipos de fallos de caché: forzosos, de conj	flicto y de capacidad:	
	A) Los fallos de conflicto no pueden existir en una caché de	C) Los fallos forzosos pueden darse o no en una memoria	
9	correspondencia asociativa por conjuntos	caché de correspondencia totalmente asociativa	D
	B) Los fallos de capacidad no pueden existir nunca en una	D) Los fallos de conflicto no pueden existir nunca en una	
	memoria caché de correspondencia totalmente asociativa	memoria caché de correspondencia totalmente asociativa	
	Para un mismo sistema de memoria y distintas correspon	dencias, el menor tamaño del campo etiqueta es el de la	
10	correspondencia:		A
10	A) Directa	C) Totalmente asociativa	A
	B) Asociativa por conjuntos	D) Ninguna de las afirmaciones anteriores es correcta	
	El número de comparaciones de las etiquetas de los bloqu		
11	A) Con la menor asociatividad	C) Con el número de conjuntos	В
	B) Con la mayor asociatividad	D) Con el tamaño de bloque	
	Los mecanismos de búsqueda o políticas de búsqueda o	leterminan la causa que desencadena la llevada de un	
	bloque a la memoria caché; ¿Cuál es el más común?		
12	A) Por demanda	C) Anticipativo	A
	B) Selectivo	D) Ninguno de los mecanismos nombrados se	
		corresponden con políticas de búsqueda	
	¿Cuál de las siguientes afirmaciones es cierta?	0) El 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
1.2	A) Cuando existen varios niveles de caché, si hay una	C) El rendimiento de una configuración concreta de caché	_
13	caché partida siempre se aplica al nivel inferior	nunca depende del programa que se ejecute	D
	B) En una memoria caché se puede aplicar siempre algún	•	
	algoritmo de reemplazo	algoritmo de reemplazo alguno	
	¿Qué estrategia de escritura resuelve más fácilmente los p		
14	A) Depende del tipo de correspondencia que se utilice	C) La de escritura inmediata	C
	B) La de post-escritura	D) Depende del programa que se ejecute	

	A mayor tamaño de bloque corresponde:	
15	A) Mayor tasa de acierto por localidad temporal C) Mayor tasa de aciertos por localidad temporal y menor	В
13	tasa de aciertos por localidad espacial	В
	B) Mayor tasa de acierto por localidad espacial D) Ninguna de las afirmaciones anteriores es correcta	
	Atendiendo a las posibles combinaciones de operandos en memoria y operandos totales por instrucción que	
	implica operación diádica en un sistema computador, indica cuál de las siguientes afirmaciones NO es cierta:	
16	A) Una máquina puede tener dos operandos por instrucción C) Una máquina puede tener tres operandos por	В
10	y ninguno referenciado a memoria instrucción y los tres referenciados a memoria	ь
	B) Una máquina puede tener un operando por instrucción y D) Una máquina puede tener dos operandos por	
	dos referenciados a memoria instrucción y uno referenciado a memoria	
	En base al esquema de la arquitectura Von Neumann estudiado en clase, la operación R2 ←R1 se considera:	
17	A) Una operación elemental de transferencia C) No es posible realizar esta operación	В
	B) Una operación elemental de proceso D) Una operación elemental de carga	
	La definición de Micro-Programa corresponde a:	
	A) El valor de las señales de control durante un periodo de C) El valor de las señales de control durante todos los	
18	ejecución de una instrucción periodos de ejecución de una instrucción	C
	B) El valor de las señales de control durante un mismo D) El valor de las señales de control durante el ciclo de	
	periodo de ejecución de todas las instrucciones Decodificación de todas las instrucciones	
	Indica el posible solapamiento entre las fases de ejecución de una instrucción en un computador Von Neumann:	
19	A) Decodificación y Búsqueda de Instrucción C) Búsqueda de Operando y Búsqueda de Instrucción	D
	B) Decodificación y Búsqueda de Operando D) Ninguna de las afirmaciones anteriores es correcta	
	En una unidad de control microprograma, indica cuántos microprogramas tiene asociados una instrucción del	
20	tipo BZ A0000h:	A
20	A) Dos, uno para cada posible valor del biestable C) Los mismos que tiene la instrucción JMP A0000h	А
	B) Cada instrucción tiene un único microprograma D) Esta unidad de control no almacena microprogramas	
	Sea una unidad de control microprogramada con secuenciamiento explícito, 8 bits en el campo código de	
21	operación del registro de instrucción y 20 señales de control, la organización de la memoria de control es de:	D
41	A) 256 palabras x 20 bits cada palabra C) 256 palabras x n bits por palabra, $n \ge 1$	D
	B) 1 Mpalabras x 256 bits cada palabra D) Faltan datos para conocer la organización	
	Indica las situaciones en las que se guarda el valor del registro SR en la pila:	
22	A) Cuando se ejecuta una instrucción del tipo CALL C) Cuando se provoca una interrupción vectorizada	C
	B) Cuando se ejecuta una instrucción del tipo RETI D) Ninguna de las afirmaciones anteriores es correcta	
	Con la avenitantama DIV con unidades funcionales nome en enciones en formate de como flatante dande la	
	Sea la arquitectura DLX con unidades funcionales para operaciones en formato de coma flotante donde la	
	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y	
23	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo:	D
23	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural C) De control	D
23	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR C) De control D) Ninguna de las afirmaciones anteriores es correcta	D
23	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite:	D
	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos C) Eliminar totalmente el número de detenciones	
23	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos C) Eliminar totalmente el número de detenciones por dependencia de datos	D A
	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta D) Ninguna de las afirmaciones anteriores es correcta	
24	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control C) Eliminar totalmente el número de detenciones derivadas de riesgos por dependencia de datos D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h:	A
	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control C) Eliminar totalmente el número de detenciones derivadas de riesgos por dependencia de datos D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo J	
24	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos b) Reducir los riesgos de control C) Eliminar totalmente el número de detenciones derivadas de riesgos por dependencia de datos D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: C) Atiende al formato de instrucción tipo J D) Esta instrucción no se puede ejecutar en el DLX	A
24	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I B) Atiende al formato de instrucción tipo R D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en:	A
24	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control B) Reducir los riesgos de control C) Eliminar totalmente el número de detenciones derivadas de riesgos por dependencia de datos D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: C) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo I D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP	A
24	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural C) De control B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control C) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I B) Atiende al formato de instrucción tipo R C) Atiende al formato de instrucción tipo R D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueder existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución	A
24	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural C) De control B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo J B) Atiende al formato de instrucción tipo R D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades funcionales para operaciones con enteros y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y D) Las respuestas B) y C) son correctas	A
24	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural C) De control B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo J B) Atiende al formato de instrucción tipo R D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueder existir en: A) Una arquitectura DLX que sólo tenga unidades funcionales para operaciones con enteros y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y todas con el mismo tiempo de ejecución C) Las respuestas B) y C) son correctas todas con el mismo tiempo de ejecución	A
24	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural C) De control B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo J B) Atiende al formato de instrucción tipo R D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR puedente existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y D) Las respuestas B) y C) son correctas todas con el mismo tiempo de ejecución	A
24 25 26	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I B) Atiende al formato de instrucción tipo R C) Atiende al formato de instrucción tipo J B) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueder existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución C) Las respuestas B) y C) son correctas todas con el mismo tiempo de ejecución Las propuestas de arquitecturas Supersegmentadas y Superescalares son: A) Técnicas software para mejorar el paralelismo a nivel de C) Técnicas hardware-software para mejorar el	A C
24	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control C) Eliminar totalmente el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo R D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades funcionales para operaciones con enteros B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y todas con el mismo tiempo de ejecución C) Las respuestas B) y C) son correctas Las propuestas de arquitecturas Supersegmentadas y Superescalares son: A) Técnicas software para mejorar el paralelismo a nivel de instrucción	A
24 25 26	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control C) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo I D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades funcionales para operaciones con enteros B) Una arquitectura DLX con unidades funcionales en FP y todas con el mismo tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y todas con el mismo tiempo de ejecución C) Las respuestas B) y C) son correctas A) Técnicas software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Ninguna de las afirmaciones anteriores es correcta C) De control D) Ninguna de las afirmaciones anteriores es correcta C) Atiende al formato de instrucción tipo J D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Las respuestas B) y C) son correctas En Popuestas de arquitecturas Supersegmentadas y Superescalares son: A) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Ninguna de las afirmaciones anteriores es correcta	A C
24 25 26	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural C) De control B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo J B) Atiende al formato de instrucción tipo R D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueder existir en: A) Una arquitectura DLX que sólo tenga unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución Cas propuestas de arquitecturas Supersegmentadas y Superescalares son: Las propuestas de arquitecturas Supersegmentadas y Superescalares son: A) Técnicas software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción	A C
24 25 26	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural C) De control B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo J B) Atiende al formato de instrucción tipo R D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades funcionales para operaciones con enteros y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y todas con el mismo tiempo de ejecución Las propuestas de arquitecturas Supersegmentadas y Superescalares son: A) Técnicas software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción E) Ninguna de las afirmaciones anteriores es correcta de instrucción C) Técnicas hardware-software para mejorar el paralelismo a nivel de instrucción C) Técnicas hardware-software para mejorar el paralelismo a nivel de instrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción	A C B
24 25 26	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural C) De control B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos C) Eliminar totalmente el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo R D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución C) Las propuestas de arquitecturas Supersegmentadas y Superescalares son: A) Técnicas software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción C) Ninguna de las afirmaciones anteriores es correcta de sinstrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción	A C
24 25 26	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR B) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir la número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control C) Eliminar totalmente el número de detenciones derivadas de riesgos por dependencia de datos B) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I B) Atiende al formato de instrucción tipo R C) Atiende al formato de instrucción tipo I D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y D) Las respuestas B) y C) son correctas todas con el mismo tiempo de ejecución Las propuestas de arquitecturas Supersegmentadas y Superescalares son: A) Técnicas software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hard	A C B
24 25 26	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural C) De control B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I B) Atiende al formato de instrucción tipo R D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y todas con el mismo tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y todas con el mismo tiempo de ejecución A) Técnicas software para mejorar el paralelismo a nivel de C) Técnicas hardware-software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de c) Técnicas hardware-software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de c) Técnicas hardware-software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de C) Técnicas hardware-software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de C) Técnicas hardware-software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de C) Técnicas hardware-software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware-software para mejorar el paralelismo a nivel de C) Técnicas hardware-softwar	A C B
24 25 26	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural C) De control B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, la instrucción BNEQZ R4, A000h: A) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo I D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y todas con el mismo tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y todas con el mismo tiempo de ejecución B) Las respuestas B) y C) son correctas A) Técnicas software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Ninguna de las afirmaciones anteriores es correcta de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Ninguna de las afirmaciones anteriores es correcta de instrucción C) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Ninguna de las afirmaciones anteriores es correcta de instrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción C) Atiende al formato de instrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción C) Atiende al formato de inst	A C B
24 25 26 27	unidad sunador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta B) Reducir los riesgos por dependencia de datos B) Reducir los riesgos po de control D) Ninguna de las afirmaciones anteriores es correcta B) Reducir los riesgos po de control D) Ninguna de las afirmaciones anteriores es correcta Cosa la arquitectura DLX, la instrucción BNEQZ R4, A000h: C) Atiende al formato de instrucción tipo I D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y D) Las respuestas B) y C) son correctas todas con el mismo tiempo de ejecución A) Técnicas software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción El tamaño de palabra que se considera en la arquitectura DLX estudiada es de: C) 32 bits D) 64 bits Comparando las arquitecturas Von Neumann y DLX estudiadas: A) Ambas permiten ejecutar varias instrucciones C) Ambas ejecutan instrucciones ALU con modelo Reg-simultáneamente	A C B
24 25 26 27	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control B) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, la instrucción BNEQZ R4, A000h: C) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo R D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y totas con el mismo tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y totas con el mismo tiempo de ejecución B) Técnicas software para mejorar el paralelismo a nivel de instrucción B) Técnicas software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción C) Ninguna de las afirmaciones anteriores es correcta de instrucción C) 32 bits C) 32 bits C) 64 bits C) 32 bits C) 34 bits C) Ambas permiten ejecutar varias instrucciones C) Ambas ejecutan instrucciones ALU con modelo Regsimultáneamente C) Ambas consideran la duplicidad de los PC e IR	A C B
24 25 26 27	unidad sunador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta Bea la arquitectura DLX, la instrucción BNEQZ R4, A000H: A) Atiende al formato de instrucción tipo I D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y D) Las respuestas B) y C) son correctas todas con el mismo tiempo de ejecución Las propuestas de arquitecturas Supersegmentadas y Superescalares son: Las propuestas de arquitecturas pura mejorar el paralelismo a nivel de instrucción D) Ninguna de las afirma	A C B
24 25 26 27 28	unidad sunador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control B) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción tipo I B) Atiende al formato de instrucción tipo I B) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo I D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución Las propuestas de arquitecturas Supersegmentadas y Superescalares son: A) Técnicas software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción Comparando las arquitecturas Von Neumann y DLX estudiadas: A) Ambas permiten ejecutar varias instrucciones C) Ambas ejecutan instrucciones ALU con modelo Regsimultáneamente Comparando las dos son arquitecturas segmentadas C) Ambas consideran la duplicidad de los PC e IR Ca distrucción de 1 instrucción de 4 instru	A A C B C C
24 25 26 27	unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos B) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir los riesgos de control D) Ninguna de las afirmaciones anteriores es correcta En arquitectura DLX, la instrucción BNEQZ R4, A000h: C) Atiende al formato de instrucción tipo I D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución Los propuestas de arquitecturas Supersegmentadas y Superescalares son: Las propuestas de arquitecturas Supersegmentadas y Superescalares son: A) Técnicas software para mejorar el paralelismo a nivel de C) Técnicas hardware-software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de lingual de las afirmaciones anteriores es correcta de instrucción C) 32 bits D) 64 bits Comparando las arquitecturas Von Neumann y DLX estudiadas: A) Ambas permiten ejecutar varias instrucciones C) Ambas ejecutan instrucciones ALU con modelo Regsimultáneamente Reg B) Ninguna de las dos son arquitecturas segmentada D) Ambas consideran la duplicidad de los PC e IR Sea una máquina no segmentada con cinco pasos de ejecución de 50 ns cada uno y otra máquina segmentada ambién con cinco etapas de 60 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no exis	A C B
24 25 26 27 28	unidad sunador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe riesgo de tipo: A) Estructural B) Por dependencia de datos tipo WAR D) Ninguna de las afirmaciones anteriores es correcta En la arquitectura DLX, el Adelantamiento Generalizado permite: A) Reducir el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control B) Ninguna de las afirmaciones anteriores es correcta Sea la arquitectura DLX, la instrucción tipo I B) Atiende al formato de instrucción tipo I B) Atiende al formato de instrucción tipo I C) Atiende al formato de instrucción tipo I D) Esta instrucción no se puede ejecutar en el DLX Los riegos por dependencia de datos del tipo WAR pueden existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución Las propuestas de arquitecturas Supersegmentadas y Superescalares son: A) Técnicas software para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción B) Técnicas hardware para mejorar el paralelismo a nivel de instrucción Comparando las arquitecturas Von Neumann y DLX estudiadas: A) Ambas permiten ejecutar varias instrucciones C) Ambas ejecutan instrucciones ALU con modelo Regsimultáneamente Comparando las dos son arquitecturas segmentadas C) Ambas consideran la duplicidad de los PC e IR Ca distrucción de 1 instrucción de 4 instru	A A C B C C

EXAMEN DE ARQUITECTURA DE COMPUTADORES

La Rábida, 9 de Junio de 2014

PROBLEMA 1. (2,5 ptos.). Un sistema computador (sin memoria virtual) tiene una memoria principal con capacidad de 8 M Bytes y ancho de palabra de 16 bits cada una de ellas y una memoria caché de 4 Kpalabras, dividida en 4 conjuntos y 1 Kpalabras/bloque.

- a) Justificar e indicar con un esquema la organización de la Memoria Principal y de la Memoria Caché (capacidad total en Bytes, número de palabras, número de conjuntos, número de bloques, número de bloques por conjunto y número de palabras por bloque).
- b) Mostrar el formato de la dirección que define la unidad central de proceso en base a la función de correspondencia empleada, definiendo cada uno de los campos en los que se divide.

Inicialmente (*instante 0*), la memoria caché contiene los bloques correspondientes a las direcciones de memoria: 1023, 1024, 1025, 1026 y desde la 7168 hasta la 8191 (ambas inclusive), habiéndose referenciado cada palabra una sóla vez.

c) Mostrar el contenido de la memoria caché en el instante 0.

A continuación, la CPU requiere el acceso a los bloques de memoria principal 4, 8, 11 y 7 leídas todas las direcciones de cada uno de ellos una vez y en el orden que se indica (*instante 1*).

- d) Dar el formato de dirección expresado en binario de cuatro posibles palabras que pertenezcan cada una de ellas a los bloquees 4, 8, 11 y 7.
- e) Mostrar el contenido de la memoria caché en el instante 1.
- f) Identificar cuántos fallos de caché se han producido y de qué tipo en este *instante 1*.
- g) Calcular la frecuencia de uso de cada bloque presente en la memoria caché respecto del total de referencias que la memoria caché ha recibido desde el instante 0.

Si la función de correspondencia hubiese sido Totalmente Asociativa y el algoritmo de reemplazo LFU:

h) Mostrar el contenido de la memoria caché en el *instante 1*.

SOLUCIÓN:

a) (0,2 puntos) Organización de la memoria

Memoria Principal de 8 Mbytes con 16 bits/palabra:

- 8 Mbytes/(2 bytes/posición) = 4 Mpalabras
- Dirección de 22 bits.
- 2^{22} palabras/ $(2^{10}$ palabras/bloque) = 2^{12} bloques

Memoria Caché de 4 Kpalabras:

- 2^{12} palabras/ $(2^{10}$ palabras/bloque) = 2^2 bloques = 4 bloques
- 2² bloques/4 conjuntos = 1 bloque/conjunto Función de correspondencia Directa

b) (0,2 puntos) Formato de la dirección:

	10bits	2 bits	10 bits
ſ	Etiqueta	Bloque	Palabra

c) (0,4 puntos) *Instante 0*: En Memoria Caché se encuentran los bloques siguientes:

Direcciones: 1023 – B0 de Memoria Principal

Direcciones 1024, 1025, 1026 - B1 de Memoria Principal

Direcciones: 7168-8191 – B7 de Memoria Principal


C0	
В0	В0
B1	В1
	В2
В7	В3

d) (0,4 puntos) Formato de la dirección de palabras de los bloques 4, 8, 11 y 7:

	10bits	2 bits	10 bits
	Campo Etique Bloque = B	-	Palabra
	10bits	2 bits	10 bits
B4	000 000	000 100	0000
	10bits	2 bits	10 bits
B8	000 000	001 000	0000
	10bits	2 bits	10 bits
B11	000 000	0 001 011	0000
	10bits	2 bits	10 bits
B7	000 000	000 111	0000


e) (0,5 puntos) Mostrar el contenido de la memoria caché en el *instante 1*.

Bloques de memoria principal 4, 8, 11 y 7.



C0	
B0 B4 B8	B0
B1	B1
	В2
В7] вз

C0	
B0 B4 B8	В0
B1	B1
	В2
B7 B11	В3
	-



f) (0,2 puntos) Fallos que se han producido de cada uno de los tipos posibles en el *instante 1*:

- En el *instante 1* se produjeron:
 - 3 Fallos Forzosos, uno por cada bloque B4, B8 y B11.
 - 1 Fallo de Conflicto al leer por segunda vez el bloque B7.

g) (0,4 puntos) Frecuencia de uso de cada bloque teniendo en cuenta las referencias totales desde el *instante 0*:

B8:
$$1024/(1+3+1024+1024+1024+1024+1024)$$
 (x100)

B1:
$$3/(1+3+1024+1024+1024+1024+1024)$$
 (x100)

B7:
$$(1024+1024)/(1+3+1024+1024+1024+1024+1024)$$
 (x100)

Si la función de correspondencia hubiese sido Totalmente Asociativa y el algoritmo de reemplazo LFU:

h) (0,2 puntos) Mostrar el contenido de la memoria caché en el *instante 1*.

Bloques de memoria principal 4, 8, 11 y 7

C0	
В0	В0
B1	B1
B4	В2
В7	В3
·	

C0	
B0 B8	В0
B1	B1
B4	В2
В7	B3

C0		C0	
B0 B8	В0	B0 B8	В0
B1 B11	B1	B1 B11	B1
B4	B2	B4	В2
B7	В3	B7	В3

PROBLEMA 3. (2,25 ptos.). El siguiente fragmento de código se ejecuta en un procesador DLX. En dicho procesador la etapa MEM requiere 2 ciclos de reloj y no permite la segmentación de varias operaciones de memoria. Las latencias (en ciclos de reloj) de las unidades funcionales son las siguientes: Sumador/restador entero: 1; Sumador/restador flotante: 2; Multiplicador: 3; y Divisor: 4 (las tres últimas unidades funcionales para operaciones están segmentadas).

```
ADDI R1, R0, #40

SW 0(R1), R2

ADD R5, R4, R3

SW -4(R1), R5

LF F0, 0(R1)


LF F2, -4(R1)

FADD F4, F0, F2

FMULT F8, F4, F6

SF -8(R1), F8
```

- a) Suponiendo que la memoria tiene dos puertos de acceso (uno para instrucciones y otro para datos). y que existe adelantamiento del tipo ALU-MEM y MEM-ALU, Indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben.
- b) Repetir el apartado a) para una versión del DLX que incluya **adelantamiento** (bypass) **generalizado** y suponiendo que la **memoria** tiene **un único puerto de acceso** Indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben. Indicar claramente los datos que se adelantan y entre qué etapas actúa el bypass.



Etapa	Instrucción ALU	Carga/Almacenamiento	Salto/Bifurcación
IF	IR ← M[PC]	IR ← M[PC]	IR ← M[PC]
	PC ← PC+4	PC ← PC+4	PC ← PC+4
ID	A ← Rs1; B ← Rs2	A ← Rs1; B ← Rs2	A ← Rs1; B ← Rs2
	PC1 ← PC	PC1 ← PC	PC1 ← PC
	IR1 ← IR	IR1 ← IR	IR1 ← IR
EX	ALU _{output} ← A op (B or (IR1 ₁₆) ¹⁶ ##IR1 ₁₆₃₁)	MAR ← A+(IR1 ₁₆) ¹⁶ ##IR1 ₁₆₃₁	Salto
		SMDR ← B	ALU _{output} ← PC1+IR1 ₁₆) ¹⁶ ##IR1 ₁₆₃₁)
			Cond ← (Rs1 op 0);
			Bifurcación
			ALU _{output} ← PC1+ IR1 ₂₆) ⁶ ##IR1 ₆₃₁)
MEM	ALUoutput1 ← ALUoutput	LMDR ← M[MAR]	If (cond):
		О	$PC \leftarrow ALU_{output}$
		M[MAR] ← SMDR	
WB	Rd ← ALU _{output} 1	$Rd \leftarrow LMDR$	

Tabla. Eventos en cada etapa de la segmentación de DLX diferenciados según el tipo de instrucción.

Apellidos:															 			 		
•	העלים	ىتى	·		·	, ,								Ċ	<u>, </u>	Ů.	·	Т	'n	<u>,</u>

Apellidos: Nombre:

Memoria 2 puertos y Adelantamiento ALU-MEM y MEM-ALU

Apartado a)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
ADDI R1, R0, #40	IF		EX	MEM	MEM	WB																								
SW 0(R1), R2		IF	Det1	Det1	Det1	ID	EX	MEM	MEM	WB																				
ADD <mark>R5</mark> , R4, R3						IF	ID	EX	Det2	MEM	MEM	WB																		
SW -4(R1), <mark>R5</mark>							IF	ID	Det2	EX	Det3	MEM	MEM	WB																
LF F0, 0(R1)								IF	Det2	ID	Det3	EX	Det4	MEM	MEM	WB														
LF <mark>F2</mark> , -4(R1)										IF	Det3	ID	Det4	EX	Det5	MEM	MEM	WB												
FADD F4, F0, <mark>F2</mark>												IF	Det4	ID	Det5	Det6	Det6	EX1	EX2	MEM	MEM	WB								
FMULT <mark>F8</mark> , F4, F6														IF	Det5	Det6	Det6	Det7	Det7	Det7	Det7	ID	EX1	EX2	EX3	MEM	MEM	WB		
SF -8(R1), <mark>F8</mark>																						IF	ID	EX	Det8	Det8	Det8	MEM	MEM	WB

Det1. Riesgo RAW debido al registro R1. No existe adelantamiento ALU-ALU.

Det2. Riesgo Estructural, la unidad de memoria no está segmentada. No pueden coexistir dos fases MEM. Adelantamiento 1. De ALU-MEM debido al registro R5.

Det3. Riesgo Estructural, la unidad de memoria no está segmentada. No pueden coexistir dos fases MEM. Det4. Riesgo Estructural, la unidad de memoria no está segmentada. No pueden coexistir dos fases MEM. Det5. Riesgo Estructural, la unidad de memoria no está segmentada. No pueden coexistir dos fases MEM.

Det6. Riesgo RAW debido al registro F2.

Adelantamiento 2. De MEM- ALU debido al registro F2.

Det7. Riesgo RAW debido al registro F8. No existe adelantamiento ALU-ALU.

Det8. Riesgo Estructural, la unidad de memoria no está segmentada. No pueden coexistir dos fases MEM.

Adelantamiento 3. De ALU- MEM debido al registro F8.

Memoria 1 nuerto y Adelantamiento Generalizado

Memoria I pue Apartado b)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
ADDI <mark>R1</mark> , R0, #40	IF	ID	EX	MEM	MEM	WB																								
SW 0(<mark>R1</mark>), R2		IF	ID	EX	Det1	MEM	MEM	WB																						
ADD <mark>R5</mark> , R4, R3			IF	ID	Det1	EX	Det2	MEM	MEM	WB																				
SW -4(R1), R5				IF	Det1	ID	Det2	EX	Det3	MEM	MEM	WB																		
LF F0, 0(R1)					Det1	Det4	Det2	IF	Det3	ID	EX	MEM	MEM	WB																
LF <mark>F2</mark> , -4(R1)										Det5	Det5	Det5	Det5	IF	ID	EX	MEM	MEM	WB											
FADD <mark>F4</mark> , F0, <mark>F2</mark>															IF	ID	Det6	Det6	EX1	EX2	MEM	MEM	WB							
FMULT <mark>F8</mark> , <mark>F4</mark> , F6																IF	Det6	Det6	ID	Det7	EX1	EX2	EX3	MEM	MEM	WB				
SF -8(R1), <mark>F8</mark>																			IF	Det7	ID	EX	Det8	Det8	Det8	MEM	MEM	WB		

Adelantamiento 1. De ALU- ALU debido al registro R1.

Det1. Riesgo Estructural, la unidad de memoria no está segmentada. No pueden coexistir dos fases MEM.

Det2. Riesgo Estructural, la unidad de memoria no está segmentada. No pueden coexistir dos fases MEM.

Det3. Riesgo Estructural, la unidad de memoria no está segmentada. No pueden coexistir dos fases MEM.

Adelantamiento 2. De ALU-MEM debido al registro R5.

Det4. Riesgo Estructural, la unidad de memoria tiene un solo puerto de acceso.

Det5. Riesgo Estructural, la unidad de memoria tiene un solo puerto de acceso.

Det6. Riesgo RAW debido al registro F2.

Adelantamiento 3. De MEM- ALU debido al registro F2.

Det7. Riesgo RAW debido al registro F4.

Adelantamiento 4. De ALU- ALU debido al registro F4.

Adelantamiento 4. De ALU- ALU debido al registro F4.

Det8. Riesgo RAW debido al registro F8. Adelantamiento 4. De ALU- MEM debido al registro F8.