## EXAMEN DE ARQUITECTURA DE COMPUTADORES. La Rábida, 13 de Junio de 2017

Apellidos	Nombre

Valor de cada:

Respuesta correcta + 0.1
Respuesta incorrecta - 0.05
No respuesta - 0.05

TIEMPO REALIZACIÓN EXAMEN: 45 minutos

	Espacio para re	spuestas ↓↓↓↓↓↓↓↓
	Atendiendo a las características de los sistemas micro, mini, gran y súper computadores, el sistema integrado en	*****
1	un teléfono móvil convencional puede considerarse:	A
1	A) Microcomputador C) Gran computador	A
	B) Minicomputador D) Súper computador	
	Sea una arquitectura segmentada sobre la que aplicamos una modificación para convertirla en superescalar:	
2	A) Estamos mejorando el tiempo de ejecución de C) Estamos mejorando la productividad de la máquina	C
	instrucción  Di Minimum di la dicital de la	
	B) Mejoramos tiempo de respuesta y productividad  D) No estamos aplicando ninguna mejora	
2	Atendiendo a la definición de rendimiento estudiada para sistemas computadores:  A) Aumenta cuando aumenta el tiempo de ejecución  C) Aumenta cuando aumenta la productividad	D
3	A) Aumenta cuando aumenta el tiempo de ejecución B) Aumenta cuando disminuye el tiempo de ejecución D) Aumenta cuando disminuye la productividad D) Aumenta cuando disminuye la productividad	В
	Si desechamos un ordenador PC con f = 1,8 GHz porque pasamos a adquirir otro con f = 3 GHz:	
4	A) La máquina nueva tiene menor productividad  C) La máquina nueva tiene menor tiempo de ciclo	C
•	B) La máquina antigua tiene menor tiempo de ciclo  D) El tiempo de ciclo es independiente de la frecuencia	
	Sea un microprocesador con un CPI <sub>medio</sub> = 3, empleando como tiempo medio de ejecución por instrucción=1,2 ns:	
5	A) La frecuencia de operación es de 2,5 GHz  C) La frecuencia de operación es de 3,6 GHz	A
	B) El tiempo de ciclo es de 1,2 ns D) La frecuencia de operación es de 3,6 ns	
	Sea una máquina dedicada principalmente a realizar dos tareas a las que dedica el 75% y el 25% del tiempo,	
_	para mejorar su rendimiento:	В
6	A) Debemos aplicar mejora en las dos tareas C) Es suficiente con aplicar mejorar en la segunda tarea	В
	B) Interesará aplicar mejora en la primera tarea D) No es posible mejorar su rendimiento	
	Sea el miroprocesador Raspberry Pi 2 con 4 MIPS a 1 GHz:	
7	A) Dedica 1 ns a cada instrucción  C) Dedica 0,25 μs a cada instrucción	C
	B) Ejecuta 25 ciclos a cada instrucción  D) Dedica 0,25 ciclos a cada instrucción	
	Cuando se habla de funciones de correspondencia (directa, totalmente asociativa), nos referimos a técnicas de:	
8	A) Búsqueda de los bloques en memoria C) Escritura o actualización de los bloques	D
	B) Reemplazamiento de bloques en memoria caché  D) Organización de la memoria caché	
	Atendiendo a los tipos de fallos de caché (forzosos, de conflicto, de capacidad):	
9	A) Un mismo bloque puede dar los tres tipos de fallos  C) Un mismo bloque siempre dará el mismo tipo de fallo  D) Un mismo bloque siempre dará el mismo tipo de fallo  D) Puede daras fallo de considerá our cuendo la memoria.	A
	B) Un mismo bloque dará fallo de conflicto si la memoria caché está llena D) Puede darse fallo de capacidad aun cuando la memoria caché tenga hueco libre	
	Atendiendo a la longitud del formato de dirección:	
10	A) Es más larga para la función de correspondencia directa C) Es más corta para la función de correspondencia	_
10	totalmente asociativa	В
	B) Es la misma para todas las funciones de correspondencia D) Ninguna de las afirmaciones anteriores es correcta	
	Para conocer si un bloque solicitado se encuentra en memoria caché:	
11	A) La correspondencia totalmente asociativa necesita un C) La correspondencia directa necesita un sólo	C
11	sólo comparador comparador	
	B) Se necesitan tantos comparadores como bloques D) Se necesita un comparador por cada conjunto	
	Las técnicas estudiadas para mejorar el rendimiento de la memoria principal son:	_
12	A) Acelerar el caso común (ley de Amdahl)  C) Memoria superescalar	D
	B) Memoria multinivel  D) Memoria entrelazada y aumento del ancho de palabra	
	De los algoritmos de reemplazo, el que permite conocer cuánto tiempo lleva un bloque en memoria caché es el:	_
13	A) FIFO C) Aleatorio	D
	B) LFU D) LRU	
	De las estrategias de escritura para reemplazar un bloque de memoria caché:	_
14	A) La escritura inmediata reduce los accesos a M. Principal C) La postescritura reduce los accesos a M. Principal	C
	B) Todas suponen el mismo número de accesos  D) La escritura nunca implica acceso a M. Principal	
15	De las posibilidades de almacenamiento interno (pila, acumulador y banco de registros), podemos relacionar:  A) Computador de 2 direcciones - Pila  C) Computador de 0 direcciones - Banco de registros	В
15	B) Computador de 1 dirección - Acumulador  D) Ninguna de las afirmaciones anteriores es correcta	D
	Sea la ejecución de la instrucción ADD .4, .7 en un sistema con arquitectura Von Neumann, si implica 4 ciclos de	
	reloj y la activación de 17 señales de control:	
16	A) La instrucción la componen 4 microinstrucciones  C) La instrucción la componen 17 microinstrucciones	A
	B) La instrucción la componen (17 + 4) microinstrucciones  D) La instrucción la componen (17/4) microinstrucciones	
	1 ( )	

				ícito y 8 bits en el campo código de									
17	operación y memoria de control de 50 A) La etapa traductora será de 256 posici			control será de 500 posiciones x 8	В								
	B) La etapa traductora será de 256 posici			etapa traductora ni memoria de control									
	De las siguientes instrucciones, indica			ctapa traductora in incinoria de control									
18	A) RETI y CMP .4, #0	las que son de sano	C) CALL y RET		C								
10	B) BZ A0005h		C) CALL y RE1 D) CMP.4, #0 y BNZ A0005h										
	Sea la arquitectura DLX con unidade	s funcionales nara F											
19	A) Sólo presenta riesgos de tipo RAW	s funcionales para 1	C) Puede presentar		D								
	B) Sólo presenta riesgos estructurales			r riesgos de tipo WAW									
		ma computador, el		rogramado el registro PC para que									
	inicialmente contenga el valor F0000l		P.	rogramma or registro 10 para que									
20													
			, .	argador (boot-strap) estará almacenado a									
	esa dirección	•	partir de esa direcc										
	Atendiendo al esquema del computad	lor Von Neumann es	tudiado en el Tem	a 3, corresponde a:									
21													
	B) Un computador de 3 direcciones		D) Un computador	r de 1 dirección									
	Sea un sistema del que se dice que la	pila crece hacia dire	cciones crecientes:										
22	A) La ejecución de CALL implica decre	ementar SP		e un TRAP implica decrementar SP	В								
	B) La ejecución de RET implica decren			e RET implica incrementar SP									
	En un sistema con unidad de control												
23	A) Tiene asociados dos microprogramas			roprogramas en estos sistemas	A								
	B) Tiene asociado un único microprogra			oo de secuenciamiento									
	_	on Neumann, ancl	10 de palabra de	memoria de 16 bits y formato de									
24	instrucción de 32 bits:												
	A) El incremento de PC se hará en 2 un		C) El incremento de RD se hará en 2 unidades										
	B) El incremento de PC y SP se hará en		D) El incremento de RI se hará en 2 unidades										
25	Sea la arquitectura DLX, al ejecutar			11 ( 'C' ( 1 D1	В								
25	, ,		C) Se modificará el byte menos significativo de R1 D) Se modificará todo el registro R2										
	B) Se modificará el byte menos signific  La arquitectura superescalar:	ativo de KZ	D) Se modificara t	odo el legistro K2									
		fases de una misma	C) Permite realiza	r a la vez las mismas fases de distintas									
26		rases de una misma	instrucciones	ir a la vez las illistilas lases de distilitas	C								
	B) Sólo permite realizar múltiples oper	aciones con número		afirmaciones anteriores es correcta									
	escalares	aciones con numero	D) Timguna ac ius	animaciones anteriores es correcta									
	Sea el extracto del bucle:	que pasa a ser de la	ı forma:										
1	LOOP:	LOOP:											
1	LF F0, 0(R1)	LF F0, 0(R1	R1)										
	ADDF F4, F0, F2	ADDF F4, F	0, F2	estaríamos aplicando:									
27	SD 0(R1), F4	SUB R1, R1,			D								
	SUB R1, R1, #8	SD 8(R1), F4	), F4										
	BNEZ R1, LOOP	BNEZ R1, L											
	A) Desenrollado del bucle		C) Segmentación software										
	B) Planificación de traza		D) Planificación de	el bucle									
••	El objetivo de la arquitectura VLIW		G) 1	1 1									
28	A) Tener un registro de instrucción de r	-		ado de segmentación del sistema	D								
	B) Tener un mayor repertorio de instruc			vel de paralelismo a nivel de instrucción									
		tura revisada para	las instrucciones d	le salto, la ejecución de la instrucción									
29	BEQZ R1, A0000h implica:  A) Un riesgo estructural  C) Un riesgo de control												
	B) Un riesgo por dependencia de datos		D) No implica ning										
		vantovísticos hásico		de las prestaciones (rendimiento y									
	capacidad de almacenamiento) son:	n acteristicas dasica	is que informan	ue las prestaciones (rendimiento y									
30	A) Capacidad y velocidad de memoria		C) MIPS y capacio	dad de memoria	В								
50	B) Frecuencia, CPI, recuento de instru	cciones y canacidad			ט								
i.		colones y capacidad	D) DOID TICILIPO UC	c croro y recognito de monucerones									
	de memoria			I									

## EXAMEN DE ARQUITECTURA DE COMPUTADORES

La Rábida, 13 de Junio de 2017

**PROBLEMA 1**. (2,5 ptos.). Un sistema computador (sin memoria virtual) tiene una memoria principal de 512 Kpalabras de 16 bits cada una de ellas y una memoria caché de 4 Kpalabras, con función de correspondencia Totalmente Asociativa y bloques de 512 palabras.

- a) Justificar e indicar para la Memoria Principal y la Memoria Caché:
  - 1) Su capacidad en bytes.
  - 2) El número de bloques que tiene.
- b) Mostrar el formato de la dirección que define la unidad central de proceso en base a la función de correspondencia empleada, definiendo cada uno de los campos en los que se divide.

Se supone que, después de haber estado la memoria caché "vacía", a continuación en el *instante I* se encuentran en la memoria caché los bloques de memoria principal B6, B8, B15, B17, B0, B1 y B2, leídos en ese orden y todas sus direcciones ordenadamente una vez. Suponer que el algoritmo de reemplazamiento de bloques es el LFU (Lest Frequently Used).

- c) Mostrar el contenido de la memoria caché en el instante 1.
- d) Identificar cuántos fallos de caché se han producido y de qué tipo en este *instante 1*.

A continuación, la CPU lee la secuencia de direcciones de memoria: 0, 1, 2, 3, 510, 511, 512, 1536, 3584 y 2000 (*instante 2*), según el orden marcado en la misma.

- e) Mostrar el contenido de la memoria caché en el instante 2.
- f) Hasta ese instante 2, ¿cuántos fallos y de qué tipo se han producido en total?.
- g) Hasta ese *instante 2*, ¿cuántos aciertos se han producido?.
- h) Indicar la frecuencia de uso de cada uno de los bloques contenidos en la memoria caché hasta el *instante 2*.

**PROBLEMA 2**. (2,25 ptos.). Para el sistema computador representado en la figura, y para la secuencia de instrucciones siguiente:

Dirección de Memoria	Instrucción
(en hexadecimal)	(en ensamblador)
B0000h	SUB .4, .3
B0001h	CALL B0003h
B0002h	RET
B0003h	MOVE .2, #00120h

- 1. Mostrar los formatos de las instrucciones.
- 2. Definir la secuencia de operaciones elementales y el solapamiento posible de las mismas. Especificar la secuencia según el flujo marcado por el programa propuesto, y considerando una sola vez la ejecución de cada instrucción.
- 3. Definir el valor de las señales de control correspondiente a la secuencia de operaciones elementales: PC,D ← PC+1 y RM ← SR, realizadas en el menor tiempo posible. Mostrar únicamente el valor de las señales que intervienen directamente en dicha operación.

## Teniendo en cuenta:


- a) PRIMERA INSTRUCCIÓN: La instrucción aritmética SUB, con direccionamiento directo absoluto a registro para el primer y segundo operando. Suponer que se produce un TRAP de desbordamiento al finalizar, bifurcando a la dirección B0002h.
- b) SEGUNDA INSTRUCCIÓN: La instrucción de llamada a subrutina CALL, con modo de direccionamiento directo absoluto a memoria.
- c) TERCERA INSTRUCCIÓN: La instrucción RET de retorno de subrutina.
- d) CUARTA INSTRUCCIÓN: La instrucción de transferencia MOVE, con modo de direccionamiento directo absoluto a registro para el primer operando e inmediato para el segundo operando.
- e) Las operaciones con la unidad aritmético-lógica se realizan en un periodo.
- f) Los cálculos de las direcciones de los operandos en memoria especificados con direccionamiento relativo, se realizarán después del periodo de decodificación.
- g) El resultado de una operación o el operando destino va a ser siempre el especificado en primer lugar en la instrucción de ensamblador.
- h) Las operaciones de L/E en memoria se realizan durante dos periodos.
- i) La pila, que se implementa en el sistema con el registro SP (puntero de pila), funciona de la siguiente forma: 1) La pila crece hacia direcciones decrecientes. 2) El registro puntero de pila indica la dirección de memoria principal en la que se introdujo el último dato en la pila.

j) Para cuando hay que salvar el contenido de SR y el de PC, siempre se almacenará primero el de SR.

**PROBLEMA 3**. (2,25 ptos.). El siguiente fragmento de código se ejecuta en un procesador DLX. En dicho procesador la etapa MEM requiere 1 ciclo de reloj. Las latencias (en ciclos de reloj) de las unidades funcionales son las siguientes: Sumador/restador entero: 1; Sumador/restador flotante: 2; y Multiplicador/Divisor: 3 (las dos últimas unidades funcionales para operaciones están **segmentadas**).

```
LW R3, 20(R1)
LW R5, 10(R2)
SW 10(R5), R3
LF F0, 30(R5)
ADD R4, R3, R5
LF F3, 10(R1)
FADD F4, F0, F3
FMUL F6, F4, F3
```

- a) Suponiendo que la memoria tiene un único puerto de acceso y que no hay adelantamiento, indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben.
- b) Repetir el apartado a) para una versión del DLX que incluya **adelantamiento** (bypass) **generalizado** y suponiendo que la **memoria** tiene **dos puertos de acceso** (uno para instrucciones y otro para datos). Indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben. Indicar claramente los datos que se adelantan y entre qué etapas actúa el bypass.



Etapa	Instrucción ALU	Carga/Almacenamiento	Salto/Bifurcación
IF	$IR \leftarrow M[PC]$	IR ← M[PC]	IR ← M[PC]
	PC ← PC+4	PC ← PC+4	PC ← PC+4
ID	A ← Rs1; B ← Rs2	A ← Rs1; B ← Rs2	A ← Rs1; B ← Rs2
	PC1 ← PC	PC1 ← PC	PC1 ← PC
	IR1 ← IR	IR1 ← IR	IR1 ← IR
EX	ALU <sub>output</sub> ← A op (B or (IR1 <sub>16</sub> ) <sup>16</sup> ##IR1 <sub>1631</sub> )	MAR ← A+(IR1 <sub>16</sub> ) <sup>16</sup> ##IR1 <sub>1631</sub>	Salto
		SMDR ← B	ALU <sub>output</sub> ← PC1+IR1 <sub>16</sub> ) <sup>16</sup> ##IR1 <sub>1631</sub> )
			Cond ← (Rs1 op 0);
			Bifurcación
			ALU <sub>output</sub> ← PC1+ IR1 <sub>26</sub> ) <sup>6</sup> ##IR1 <sub>631</sub> )
MEM	ALUoutput1 ← ALUoutput	LMDR ← M[MAR]	If (cond):
		О	PC ← ALU <sub>output</sub>
		M[MAR] ← SMDR	
WB	Rd ← ALU <sub>output</sub> 1	$Rd \leftarrow LMDR$	

**Tabla.** Eventos en cada etapa de la segmentación de DLX diferenciados según el tipo de instrucción.

	Apellidos:	Nombre:																													
	<b>ado a)</b> 3, 20 (R1)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
	5, 10(R2)																														
SW 1	0(R5), R3																														
LF F	0, 30(R5)																														
ADD :	R4, R3, R5																														
	3, 10(R1)																														
	F4, F0, F3																														
FMUL	F6, F4, F3																														
Apart	ado a)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
	3, 20(R1)																														
	5, 10(R2)																														
	0(R5), R3																														
	0, 30(R5)																														
	R4, R3, R5																														
	3, 10(R1)																														
	F4, F0, F3																														
	F6, F4, F3																														
Detenciones						Detenciones							Adelantamientos							Adelantamientos											