EXAMEN DE ARQUITECTURA DE COMPUTADORES. La Rábida, 11 de junio de 2013

Apellidos			Nombre
Valor de cada:	Respuesta correcta Respuesta incorrecta No respuesta	- 0.05	TIEMPO REALIZACIÓN EXAMEN: 45 minutos

Espacio para respuestas ↓↓↓↓↓↓

			+++++
	Desde el punto de vista del estudio del rendimiento de tiempo de ciclo de reloj:	un sistema computador, por lo general si se reduce el	
1	A) Se reduce también su frecuencia	C) Se aumenta su productividad y se reduce su tiempo de respuesta	C
	B) Se aumentan los ciclos por instrucción	D) Ninguna de las afirmaciones anteriores es correcta	
	Sea un computador A capaz de completar 10000 tareas/s		
	50% superior a la productividad del computador B:		
2	A) El computador B realiza 3333,33 tareas en 1 seg	C) El computador A tarda 0,5 seg en cada tarea	В
	B) El computador B requiere de 1,5 segundos para realizar	D) El computador A realiza 15000 tareas en el mismo	
	el mismo número de tareas	tiempo que el computador B realiza 7500 tareas	
	En cuanto a la mejora del rendimiento, indica cuál de las	siguientes afirmaciones es cierta:	
	A) La optimización de todos los casos garantiza el mayor	C) El rendimiento puede mejorarse de forma ilimitada	
3	rendimiento		В
	B) El mayor rendimiento se obtiene optimizando el caso		
	más común	optimizando el caso menos común	
	Indica la afirmación que NO es cierta:		
4	A) El tiempo de CPU depende del ciclo de reloj	C) El tiempo de CPU depende de número de instrucciones	D
•		ejecutadas	ע
	B) El tiempo de CPU depende de los ciclos por instrucción	D) Ninguna de las afirmaciones anteriores es correcta	
	Sea un sistema computador con microprocesador Intel		
	obtiene que es capaz de ejecutar 128300 MIPS:		
5	A) Se estima que ejecuta 26500 instrucciones en un ciclo	C) Se puede decir que cada ciclo de reloj dura 3,4 seg	В
	B) Se estima que cada instrucción requiere de 0,0265 ciclos		
	para su ejecución	ciclos por instrucción	
	Respecto a la memoria caché, el tiempo de penalización p	or fallos:	
6	A) Disminuye a medida que aumenta el tamaño de bloque	C) Aumenta a medida que aumenta el tamaño de bloque	C
	B) Es constante	D) Depende exponencialmente con el tamaño de bloque	
	Los mecanismos de gestión de la memoria caché se resuel	, 1	
7	A) Para cumplir el requisito de menor uso de memoria	C) La afirmación es incorrecta, se resuelven con software	В
	B) Para cumplir el requisito de menor tiempo posible	D) Ninguna de las afirmaciones anteriores es correcta	
	Respecto a los algoritmos de reemplazo de la memoria ca		
8	A) Tiene mayor probabilidad de salir si se aplica LRU	C) Tiene mayor probabilidad de salir si se aplica FIFO	D
	B) Tiene mayor probabilidad de salir en cualquier caso	D) Tiene mayor probabilidad de salir si se aplica LFU	
	En relación al tamaño de bloque:	, p p c. dominate de bam bi be apirea Di b	
_	A) A mayor tamaño, menores fallos forzosos pero mayores	C) A mayor tamaño, menores fallos forzosos y menores	
)	fallos de conflicto	fallos de conflicto	A
	B) A mayor tamaño, menor tasa de fallos	D) A mayor tamaño, mayor número de conjuntos	
_	Atendiendo a los niveles de caché, se puede afirmar que:	= ,	
	A) Un mayor número de niveles garantiza siempre un	C) Un mayor número de niveles garantiza siempre un	
0	menor tiempo de acceso	menor tiempo de ejecución relativo	D
	B) A mayor número de niveles, mayor capacidad de	1 3	<u> </u>
	almacenamiento	2) 1. mgana ao iao aminacioneo anterioreo eo correcta	
	Según el esquema de computador Von Neumann sencillo	estudiado en el Tema 3, la oneración R4 ←R7·	
	A) Se realiza comunicando el bus de direcciones con el bus		
1	de datos	general	C
	B) No es posible realizarla en este sistema computador	D) Es necesario realizarla como mínimo en dos periodos	
	En un computador serie y referido a la misma instrucc		
	realiza durante un único ciclo de reloj, ¿puede solaparse o		
2	A) Sí	C) No	C
4			
	B) Depende de la instrucción	D) Depende del modo de direccionamiento de la instrucción	
	Una unidad da control micro	instrucción	
	Una unidad de control microprogramada con secuenciam	nento explicito:	l
13		•	-
13	A) No tiene etapa traductora ni memoria de control B) Necesita etapa traductora y memoria de control	C) Su registro de microinstrucción es de menor tamaño D) No necesita etapa traductora, y sí memoria de control	D

	Sea el computador Von Neumann estudiado en el Tema 3, la información del registro RF permite:	
14	A) Conocer la posición de memoria de la instrucción C) No es útil para la ejecución de la instrucción	D
	B) Conocer el valor de los biestables de Z, S, O, P D) Conocer la fase de ejecución de la instrucción en curso	
	De las siguientes instrucciones, indica en cuál de ellas se almacena el contenido del registro SR en memoria:	
15	A) DIV .1, .2 con trap por división por cero C) CALL A0002h y DIV .1, .2 con trap	A
	B) RET y RETI D) En ninguna de las instrucciones indicadas	
1.0	La capacidad de direccionamiento del procesador DLX es de:	
16	A) 6 Mposiciones C) 4 Gposiciones D) 2 Gracitimes	C
	B) 4 Mposiciones D) 2 Gposiciones Design and des les instrucciones del processod at DLY signer el product de signatification de la consideración	
17	Decir que todas las instrucciones del procesador DLX siguen el modelo de ejecución REG-REG es: A) Falso C) Puede ser cierto o falso dependiendo del ensamblador	A
1 /	B) Cierto D) Ninguna de las afirmaciones anteriores es cierta	A
	¿Cuál es el tipo de riesgo por dependencia de datos que se presenta en el fragmento de código ensamblador	
	siguiente si se ejecuta en un procesador DLX segmentado con bypass generalizado?:	
10	LD R3, 12(R3)	
18	ST 12(R3), R2	В
	A) WAR C) WAW	
	B) RAW D) Ninguno	
	Cuál de las siguientes técnicas suele utilizarse para eliminar riesgos estructurales:	
19	A) Disminuir el nº de líneas de transmisión de datos y buses C) Incrementar la velocidad del reloj del sistema	В
	B) Utilizar caches partidas para datos e instrucciones D) Las políticas dinámicas de predicción de saltos	
30	Los riesgos de tipo WAW:	
20	A) Pueden existir en DLX C) Son riesgos estructurales D) Son riesgos de control	A
	B) No existen en DLX D) Son riesgos de control Un computador que tiene instrucciones vectoriales en su repertorio:	
21	A) Es vectorial C) Nunca es vectorial	В
21	B) No tiene por qué ser vectorial D) Ninguna de las afirmaciones anteriores es correcta	·
	En un computador vectorial, la separación entre elementos diferente de 1 se resuelve:	
	A) Con instrucciones de Carga y Almacenamiento C) Con un Registro de Longitud de Vector	
22	Vectorial con Separación	A
	B) Con un Registro de Máscara de Vector D) Sólo en algunos computadores vectoriales	
	La carga de un vector en un registro vectorial:	
	A) Siempre es más rápida en una Memoria Organizada por C) Siempre es más rápida en una Memoria Entrelazada	
23	Bancos que en una Memoria Entrelazada que en una Memoria Organizada por Bancos	В
	B) Puede ser igual de rápida en una Memoria Organizada D) Ninguna de las afirmaciones anteriores es correcta	
	por Bancos que en una Memoria Entrelazada	
	Un computador vectorial cuyas componentes de vector son de 64 bits tiene una memoria entrelazada con 4	
24	módulos de memoria, ¿en qué modulo de memoria se encontrará la dirección? A) En el módulo 0 C) En el módulo 1	В
	B) En el módulo 2 D) En el módulo 3	
	Considerando el tiempo de ejecución de una operación vectorial, al tiempo por cada resultado una vez que una	
	instrucción vectorial está en ejecución se le denomina:	i I
25	A) Tiempo de comienzo C) tiempo de terminación	D
	B) Tiempo de arranque D) Ninguna de las afirmaciones anteriores es correcta	
	Un ordenador de flujo de datos	
26	A) Puede ser un computador serie C) Es un computador paralelo	C
۷0	B) Utiliza la necesidad que tiene un resultado de disparar la D) Ninguna de las afirmaciones anteriores es correcta	
	operación que generará el resultado requerido	
4-	La arquitectura Harvard:	-
27	A) Tiene una memoria caché partida C) No difiere en nada de la arquitectura Von Neumann	D
	B) Tiene una memoria caché unificada D) Ninguna de las afirmaciones anteriores es correcta	
	Un computador SIMD Múltiple (MSIMD):	
28	A) Es un sistema multicomputador C) Son siempre de memoria distribuida B) Sus UC comparten un conjunto de Elementos de D) Tiene una única unidad de control que define el valor	В
	Proceso asignables dinámicamente Di Tiene una unidad de control que define el valor de las señales de control de varios Elementos de Proceso	
	En un array sistólico:	
	A) Todos los procesadores se comunican con los periféricos C) Hay tantas frecuencias de reloj diferentes como	
29	directamente procesadores tiene	В
	B) Existe una red de procesadores donde cada uno de ellos D) Sus procesadores no pueden comunicarse con el	_
	tienen comunicación directa con sus vecinos exterior	
	Un multiprocesador UMA:	
30	A) Puede tener una caché para cada procesador C) Tiene menos capacidad de memoria que uno NUMA	A
	B) Tiene más capacidad de memoria que uno NUMA D) No puede tener una caché para cada procesador	
	· / • • • • • • • • • • • • • • • • • •	

EXAMEN DE ARQUITECTURA DE COMPUTADORES

La Rábida, 11 de Junio de 2013

PROBLEMA 1. (2,5 ptos.). Un sistema computador (sin memoria virtual) tiene una memoria principal de 1 Mpalabras de 8 bits cada una de ellas y una memoria caché de 1 Kpalabras, dividida en 2 bloques/conjunto, con 128 palabras/bloque. Se supone que, después de haber estado la memoria caché "vacía", en el *instante 1* se encuentran en la memoria caché los bloques de memoria principal 12 a 18, ambos inclusives, leídas todas las direcciones de cada uno de ellos una vez y en el mismo orden que les corresponde en la memoria principal. Suponer que el algoritmo de reemplazamiento de bloques es el LRU (Least Recently Used).

- a) Mostrar el formato de la dirección que define la unidad central de proceso, definiendo cada uno de los campos en los que se divide.
- b) Mostrar el contenido de la memoria caché en el *instante 1*.
- c) ¿Qué frecuencia de uso tiene en ese *instante 1* cada uno de los bloques que se encuentran en la memoria caché?.

A continuación, la CPU lee la secuencia de direcciones de memoria: 2433, 2434, 2435, 1536, 1537, 1538, 1539, 5, 6, 7, 8, 9, 130, 131, 132, 133, 134 y 135 (*instante 2*), según el orden marcado en la misma.

- d) Mostrar el contenido de la memoria caché en el instante 2.
- e) ¿Qué frecuencias de uso (referida al conjunto 0 nada más) tendrían los bloques que se encuentran en el conjunto 0?. Si se tuviera que aplicar el algoritmo LFU, ¿qué bloque de los que están en ese conjunto se sustituiría? ; ¿y si se aplicara el algoritmo LRU?.

Siguiendo con las lecturas de la CPU, se vuelven a leer todas las direcciones de memoria de los bloques 12 a 18 una vez (*instante 3*).

- f) Mostrar el contenido de la memoria caché en el instante 3.
- g) Hasta ese instante 3, ¿cuántos fallos de cada uno de los tipos posibles se han producido?.
- h) Cada vez que se compara la etiqueta de la dirección para saber si el bloque que la contiene está o no está en la memoria caché, ¿cuántas comparaciones se hacen a la vez?.

PROBLEMA 2. (2 ptos.). **Definir la secuencia de operaciones** elementales y el solapamiento posible de las mismas, para el sistema computador representado en la figura, y para la ejecución de las instrucciones abajo indicadas, **mostrando previamente los formatos de las instrucciones**.

Dirección de Memoria	Instrucción
(en hexadecimal)	(en ensamblador)
A0000h	JMP A0002h
A0001h	MOVE .1, .2
A0002h	SUB 5[.2], #10
A0003h	RET

Teniendo en cuenta:

- a) PRIMERA INSTRUCCIÓN: La instrucción de salto JMP, con modo de direccionamiento directo absoluto a memoria.
- SEGUNDA INSTRUCCIÓN: La instrucción de transferencia MOVE, con modo de direccionamiento directo absoluto a registro.

- c) TERCERA INSTRUCCIÓN: La instrucción de resta SUB, con modo de direccionamiento directo relativo a registro para el primer operando e inmediato para el segundo operando.
- d) CUARTA INSTRUCCIÓN: La instrucción de retorno de subrutina RET.
- e) Se debe especificar el cronograma según el flujo marcado por el programa propuesto, y considerando como última instrucción la de retorno, RET.
- f) Las operaciones con la unidad aritmético-lógica se realizan en un periodo.
- g) Los cálculos de las direcciones de los operandos en memoria especificados con direccionamiento relativo, se realizarán de manera automática durante el periodo de decodificación.
- h) El resultado de una operación o el operando destino va a ser siempre el especificado en primer lugar en la instrucción.
- i) Las operaciones de L/E en memoria se realizan durante dos periodos.
- j) La pila, que se implementa en el sistema con el registro SP (puntero de pila), funciona de la siguiente forma: 1) La pila crece hacia direcciones decrecientes. 2) El registro puntero de pila indica la dirección de memoria principal en la que se introdujo el último dato en la pila.
- k) Para cuando hay que salvar el contenido de SR y el de PC, siempre se almacenará primero el de SR.

PROBLEMA 3. (2,5 ptos.). El siguiente fragmento de código se ejecuta en un procesador DLX. Las latencias de las unidades funcionales, todas ellas **segmentadas**, son las siguientes: Sumador/restador flotante: 2 ciclos de reloj; Multiplicador: 3 ciclos de reloj; y Divisor: 4 ciclos de reloj.

```
LW R2, 2(R1)
LW R5, 8(R1)
ADD R3, R1, R5
LF F0, 10(R2)
LF F2, 20(R3)
FMUL F4, F0, F3
SF 10(R2), F4
FDIV F5, F0, F2
SF 20(R5), F5
FADD F8, F4, F5
```

- a) Suponiendo que la **memoria** tiene **un único puerto de acceso** y que no existe adelantamiento alguno: Indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben.
- b) Repetir el apartado a) para una versión del DLX que incluya **adelantamiento** (bypass) generalizado. Indicar claramente los datos que se adelantan y entre qué etapas actúa el bypass.
- c) Suponiendo que la memoria tiene dos puertos de acceso (uno para instrucciones y otro para datos) y que no existe adelantamiento alguno: Indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben
- d) Repetir el apartado c) para una versión del DLX que incluya **adelantamiento** (bypass) generalizado. Indicar claramente los datos que se adelantan y entre qué etapas actúa el bypass.

Apellidos:																	Nomb	ore:												
Apartado a)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
LW R2,2(R1)																														
LW R5,8(R1)																														
ADD R3,R1,R5																														
LF F0,10(R2)																														
LF F2,20(R3)																														
FMUL F4, F0, F3																														
SF 10(R2),F4																														
FDIV F5,F0,F2																														
SF 20(R5),F5																														
FADD F8,F4,F5																														
Apartado b)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
LW R2,2(R1)																														
LW R5,8(R1)																														
ADD R3,R1,R5																														
LF F0,10(R2)																														
LF F2,20(R3)																														
FMUL F4, F0, F3																														
SF 10(R2), F4																														
FDIV F5,F0,F2																														
SF 20(R5),F5																														
FADD F8,F4,F5																														

Apartado c)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
LW R2,2(R1)																														
LW R5,8(R1)																														
ADD R3,R1,R5																														
LF F0,10(R2)																														
LF F2,20(R3)																														
FMUL F4,F0,F3																														
SF 10(R2),F4																														
FDIV F5,F0,F2																														
SF 20(R5),F5																														
FADD F8,F4,F5																														

Apartado d)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
LW R2,2(R1)																														
LW R5,8(R1)																														
ADD R3,R1,R5																														
LF F0,10(R2)																														
LF F2,20(R3)																														
FMUL F4,F0,F3																														
SF 10(R2),F4																														
FDIV F5, F0, F2																														
SF 20(R5),F5																														
FADD F8,F4,F5																														

Apellido	os:	•••••		•••••	•••••	•••••	•••••	•••••	 •••••		•••••	•••••	•••••		. Nom	bre: .		••••	•••••	•••••	•••••	•••••		•••••	•••••		
~~ 	 	│	 		 					 	 	 1]]	 1	 1	 1	 1	│ 1 ┌	 1	
									 											_	_						

