## EXAMEN DE ARQUITECTURA DE COMPUTADORES. La Rábida, 7 de Junio de 2016

Apellidos No	Nombre
--------------	--------

Valor de cada:

TIEMPO REALIZACIÓN EXAMEN: 45 minutos

Respuesta correcta + 0.1
Respuesta incorrecta - 0.05
No respuesta - 0.05

	To respuesta 0.00	Espacio para re	spuesta ↓↓↓↓↓↓						
	En un sistema computador, y referida a la tarea de cálci	ilo completa, la cantidad de trabajo realizado por unidad	*****						
	de tiempo se denomina:								
1	A) Productividad	C) Tiempo de ejecución	A						
	B) Tiempo de respuesta	D) Ninguna de las afirmaciones anteriores es correcta							
	Atendiendo a los conceptos de productividad y tiempo de r								
2	A) El tiempo de respuesta y la productividad	C) La productividad	C						
	B) El tiempo de respuesta	D) Depende de la segmentación							
	El <i>Principio de Localidad de Referencia</i> , se aplica:	=) = +F							
3	A) Únicamente a los accesos de instrucciones	C) Tanto a los accesos de datos como de instrucciones	C						
	B) Únicamente a los accesos de datos	D) Ninguna de las afirmaciones anteriores es correcta							
	El rendimiento de la CPU depende del:	b) winguita de las aritmaciones anteriores es correcta							
4	A) CPI (Ciclos Por Instrucción)	C) Recuento de instrucciones únicamente	A						
4	B) La tensión de alimentación de la CPU	,	A						
	,	D) Ninguna de las afirmaciones anteriores es correcta							
	Los MIPS (Millones de Instrucciones Por Segundo):								
5	A) Son dependientes del repertorio de instrucciones de la	C) Nos permiten calcular exactamente el tiempo de	Α						
	máquina	ejecución de un programa real							
	B) No varían entre programas en el mismo computador	D) Ninguna de las afirmaciones anteriores es correcta							
	A mayor tamaño de bloque corresponde:								
6	A) Mayor tasa de acierto por localidad espacial	C) Menor tasa de aciertos por localidad espacial	A						
	B) Mayor tasa de acierto por localidad temporal	D) Ninguna de las afirmaciones anteriores es correcta							
	¿Qué estrategia de escritura resuelve más fácilmente los p	roblemas de coherencia?							
7*	A) En un sistema monoprocesador no se emplea estrategia	C) La coherencia de caché no está relacionada con la	В						
/"	de escritura alguna	estrategia de escritura	В						
	B) La de escritura inmediata	D) La de post-escritura							
	La frecuencia o tasa de fallos en memoria se define como:								
	A) La fracción de accesos a memoria no encontrados en								
8	cualquier nivel de la jerarquía de memoria no encontrados en contrados								
-	B) La fracción de accesos a memoria no encontrados en el D) La fracción de accesos a memoria encontrados en el								
	nivel inferior	nivel inferior							
	Atendiendo a los tipos de fallos de caché (forzosos, de con								
	A) En cachés con correspondiencia directa y asociativa por								
9	conjuntos	conjuntos y totalmente asociativas	Α						
,	B) En cachés con correspondencia totalmente asociativa D) En cachés con correspondencia directa nada más								
	nada más	b) En caches con correspondencia directa hada mas							
		adonoios al monor tomoño del compo n <i>alabra</i> es el de lo							
	Para un mismo sistema de memoria y distintas correspoi	idencias, el menor tamano del campo patabra es el de la							
10	correspondencia:	C) T-4-1	D						
	A) Directa	C) Totalmente asociativa							
	B) Asociativa por conjuntos	D) Ninguna de las afirmaciones anteriores es correcta							
	El número de comparaciones de las etiquetas de los bloqu								
11	A) Con la mayor asociatividad	C) Con el número de conjuntos	A						
	B) Con la menor asociatividad	D) Con el tamaño de bloque							
	¿Cuál de las siguientes afirmaciones es cierta?								
	A) Cuando existen varios niveles de caché, si hay una								
12	caché partida siempre se aplica al nivel superior	nunca depende del programa que se ejecute	Α						
	B) En una memoria caché se puede aplicar siempre algún	D) En una memoria caché siempre es necesario aplicar							
	algoritmo de reemplazo	algún algoritmo de reemplazo							
	Atendiendo a las posibles combinaciones de operandos	en memoria y operandos totales por instrucción que							
	implica operación diádica en un sistema computador, ind	*							
	A) Una máquina puede tener dos operandos por instrucción		D						
	y ninguno referenciado a memoria instrucción y los tres referenciados a memoria								
	B) Una máquina puede tener dos operandos por instrucción								
	y uno referenciado a memoria	_ , - :							
	El valor de todas las señales de control durante un period	o de ejecución de una instrucción define							
14	A) Un microprograma	C) Una instrucción	В						
17	B) Una microinstrucción	,	В						
	,	D) Ninguna de las afirmaciones anteriores es correcta							
1.5	En un computador serie Von Neumann, indica cuál de las								
15	A) No pueden realizarse operaciones elementales a la vez	C) Pueden realizarse operaciones elementales a la vez	C						
	B) No tiene instrucciones de bifurcación condicional	D) Ninguna de las afirmaciones anteriores es correcta							

16 A) Dos B) Depende del computador D) Esta unidad de control no almacena microprogramas Sea una unidad de control microprogramada con secuenciamiento implicito y 8 bits en el campo código de operación. Indica cuál de las siguientes afirmaciones es cierta: A) Puede tener una etapa traductora tipo ROM con 256 C) Tiene una memoria de control con 256 posiciones posiciones B) Obligatoriamente tiene una etapa traductora tipo ROM D) No necesita etapa traductora Considerando las instrucciones: CALL, RETI, RET, BZ, indica cuál o cuáles de ellas no son de bifurcación: C) CALL B) RETI Y RET D) Ninguna de las affirmaciones anteriores es correcta U) RETI Y RET D) Ninguna de las affirmaciones anteriores es correcta D) RETI Y RET D) Ninguna de las affirmaciones anteriores es correcta D) RETI Y RET D) Ninguna de las affirmaciones anteriores es correcta D) RETI Y RET D) Ninguna de las affirmaciones anteriores es correcta D) Una arquitectura DLX que solo tenga unidades (C) Una arquitectura DLX con unidades funcionales con los D) Las respuestas B) y C) son correctas D) Una arquitectura DLX que solo tenga unidades (C) Una arquitectura DLX con unidades funcionales con los D) Las respuestas B) y C) son correctas D) Una arquitectura DLX con unidades funcionales con los D) Las r
Sea una unidad de control microprogramada con secuenciamiento implicito y 8 bits en el campo código de operación. Indica cuál de las siguientes afirmaciones es cierta:  A Puede tener una etapa traductora tipo ROM con 256 C) i iene una memoria de control con 256 posiciones posiciones  B) Obligatoriamente tiene una etapa traductora tipo ROM D) No necesita etapa traductora  Considerando las instrucciones: CALL, RETI, RET, BZ, indica cuál o cuáles de ellas no son de bifurcación:  Considerando las instrucciones: CALL, RETI, RET, BZ, indica cuál o cuáles de ellas no son de bifurcación:  CONSIDERA SEA I SEA PET D) Ninguna de las afirmaciones anteriores es correcta  D) Ninguna de las afirmaciones en formato de coma florante donde la unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y  A) Estructural  B) PO dependencia de datos sipo WAR  D) Ninguna de las afirmaciones anteriores es correcta  En la arquitectura DLX, el Adelantamiento Generalizado permite:  A) Reducir el número de detenciones derivadas de riesgos C) Flaminar totalmente el número de detenciones derivadas de riesgos por dependencia de datos sipo MAR  D) Ninguna de las afirmaciones anteriores es correcta  En la arquitectura DLX, el Adelantamiento Generalizado permite:  A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales con los D) I las respuestas B) y C) son correctas mismos tiempos de ejecución  La propuesta de arquitectura VLIW (Very Long Instruction Word) es:  A) Tecnica exclusivamente de solware para mejorar el C) Técnica hardware-solware para mejorar el paralelismo a nivel de instrucción simpas de paralelismo a nivel de instrucción simpas de paralelismo a nivel de instrucción simpline and paralelismo a nivel de instrucción simpline a paralelismo a nivel de instrucción Reg-Reg  B) Ninguna de las afirmaciones anteriores es correcta  El mamo de palabar o dememoria que se considera en la arquitectura DLX
Operación. Indica cuál de las siguientes afirmaciones es cierta:
B) Obligatoriamente tiene una etapa traductora tipo ROM   D) No necesita etapa traductora
Considerando las instrucciones: CALL, RETI, RET, BZ, indica cuál o cuáles de cllas no son de bifurcación:  A) RET  B) RETI y RET  C) CALL  D) Ninguna de las afirmaciones anteriores es correcta  Sea la arquitectura DLX con unidades funcionales para operaciones en formato de coma flotante donde la unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y S1, F1, F3, F4, existe riesgo de tipo:  A) ESTECUTURI  B) Por dependencia de datos tipo WAR  C) Por dependencia de datos tipo RAW  B) Por dependencia de datos tipo WAR  C) Por dependencia de datos tipo RAW  A) Reducir el número de detenciones derivadas de riesgos C) Eliminar el número de detenciones derivadas de los por dependencia de datos  B) Reducir los riesgos de control  Los riegos por dependencia de datos del tipo WAW pueden existir en:  A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución  Los riegos por dependencia de datos del tipo WAW pueden existir en:  A) Una arquitectura DLX con unidades funcionales con los D) Las respuestas B) y C) son correctas mismos tiempos de ejecución  La propuesta de arquitectura VLIW (Very Long Instruction Word) es:  A) Tecnica exclusivamente de bardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción  B) Tecnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción  El tamaño de palabra de memoria que se considera en la arquitectura DLX estudiada es de:  A) A) Bos los las propuestas de son arquitecturas Segmentada con cinco pasos de ejecución de Honsa consideran la duplicidad de los PC e IR  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en a jecución de 4 instrucciones consecutivas, el tiempo medio los nen las segunda  B) Difiere
18   NET   SET   D) Ninguna de las alirmaciones anteriores es correcta   D   Ninguna de las alirmaciones anteriores es correcta   Sea la arquitectura DLX con unidades funcionales para operaciones en formato de coma flotante donde la unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, estre riesgo de tipo:    A) Estructural   C) Por dependencia de datos tipo RAW   D) Ninguna de las afirmaciones anteriores es correcta   D) Anbas ejecutian instrucciones   A) A) Anbas ejecutian instrucciones ALU con modelo de C) Anbas permiten ejecutar varias instrucciones   D) Anbas consideran la duplicidad de los PC e IR   D) Anbas en ambas   D) Ninguna de las afirmaciones anteriores es
B) RETT y RET   D) Ninguna de las afirmaciones anteriores es correcta
Sea la arquitectura DLX con unidades funcionales para operaciones en formato de coma flotante donde la unidad sumador/restador requiere 2 ciclos y la de división requiere 5 ciclos, dada la secuencia DIVF F0, F1, F2 y SUBF F1, F3, F4, existe ricego de tipo:  A) Estructural  B) Por dependencia de datos tipo WAR  D) Ninguna de las afirmaciones anteriores es correcta  En la arquitectura DLX, el Adelantamiento Generalizado permite:  A) Reducir el número de detenciones derivadas de riesgos  B) Reducir los riesgos de control  Los riegos por dependencia de datos  B) Reducir los riesgos de control  Los riegos por dependencia de datos  B) Reducir los riesgos de control  Los riegos por dependencia de datos  C) D) Eliminar el número de detenciones derivadas de los riesgos estructurales  Los riegos por dependencia de datos del tipo WAW pueden existir en:  A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales con los D) Las respuestas B) y C) son correctas mismos tiempos de ejecución  E1 tamaño de palabra de memoria que se considera en la arquitectura DLX estudiadas es de:  A) Tècnica exclusivamente de software para mejorar el C) Tècnica hardware-software para mejorar el paralelismo a nivel de instrucción  B) Tècnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción  E1 tamaño de palabra de memoria que se considera en la arquitectura DLX estudiadas:  A) S bits  Comparando las arquitecturas Von Neumann y DLX estudiadas:  A) Ambas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones cinsecutivas, el tiempo medio por instrucción resulta (considerar que ne existe ningún ciclo de detención):  A) S bits  B) Ninguna de las dos son arquitecturas segmentadas  C) 100 ns en ambas  B) 200 ns en la primera y 100 ns en la segunda  En una raquitectura superescalar:  A) Nos se pueden realizar las mismas fases de distintas instrucciones a la vez  Una memoria por bancos y una entrela
B) Por dependencia de datos tipo WAR   D) Ninguna de las afirmaciones anteriores es correcta
En la arquitectura DLX, el Adelantamiento Generalizado permite:  A) Reducir el número de detenciones derivadas de riesgos C) Eliminar totalmente el número de detenciones por dependencia de datos  B) Reducir los riesgos de control  D) Eliminar el número de detenciones derivadas de los riesgos estructurales  Los riegos por dependencia de datos del tipo WAW pueden existir en:  A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP funcionales para operaciones con enteros  B) Una arquitectura DLX con unidades funcionales con los  B) Una arquitectura DLX con unidades funcionales con los  B) Una arquitectura DLX con unidades funcionales con los  B) Una arquitectura DLX con unidades funcionales con los  B) Una arquitectura DLX con unidades funcionales con los  B) Una arquitectura DLX con unidades funcionales con los  B) Una arquitectura DLX con unidades funcionales con los  B) Una arquitectura DLX con unidades funcionales con los  B) Una arquitectura DLX con unidades funcionales con los  B) Una arquitectura DLX con unidades funcionales en FP funcionales para operaciones con correctas para mejorar el C) Técnica hardware-software para mejorar el paralelismo a nivel de instrucción  B) Técnicas exclusivamente de software para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción  B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta  El tamaño de palabra de memoria que se considera en la arquitectura DLX estudiadas es de:  C) 32 bits  C) 32 bits  C) 32 bits  C) 4 bits  Comparando las arquitecturas Von Neumann y DLX estudiadas:  A) A masa ejecutan instrucciones Al.U con modelo de C) Ambas permiten ejecutar varias instrucciones ejecución Reg-Reg  B) Ninguna de las dos son arquitecturas segmentadas  D) Ambas consideran la duplicidad de los PC e IR  Sea una māquita no segmentada con cinco pasos de ejecución de 40 ns cada uno, potra māquina segmentada también con cinco estapas de
A) Reducir le número de detenciones derivadas de riesgos C) Eliminar totalmente el número de detenciones derivadas de riesgos por dependencia de datos B) Reducir los riesgos de control  D) Eliminar el número de detenciones derivadas de los riesgos por dependencia de datos B) Reducir los riesgos de control  D) Eliminar el número de detenciones derivadas de los riesgos estructurales  Los riegos por dependencia de datos del tipo WAW pueden existir en:  A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución  B) Una arquitectura DLX con unidades funcionales con los D Las respuestas B) y C) son correctas mismos tiempos de ejecución  La propuesta de arquitectura VLIW (Very Long Instruction Word) es:  A) Técnica exclusivamente de software para mejorar el C) Técnica hardware-software para mejorar el paralelismo a nivel de instrucción  B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción  EI tamaño de palabra de memoria que se considera en la arquitectura DLX estudiada es de:  C) 32 bits D) 64 bits  Comparando las arquitecturas Von Neumann y DLX estudiadas:  Comparando las arquitecturas Von Neumann y DLX estudiadas:  Comparando las arquitecturas Von Neumann y DLX estudiadas:  D) Ambas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones ejecución Reg-Reg  B) Ninguna de las dos son arquitecturas segmentadas  D) Ambas consideran la duplicidad de los PC e IR  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención):  A) 80 ns en ambas  B) 200 ns en la primera y 100 ns en la segunda  D) 80 ns en la primera es asíncrona y la segunda es instrucciones a la vez  B) La su
por dependencia de datos B) Reducir los riesgos de control D) Eliminar el número de detenciones derivadas de los riesgos por dependencia de datos D) Eliminar el número de detenciones derivadas de los riesgos por dependencia de datos del tipo WAW pueden existir en: A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales con los D) Las respuestas B) y C) son correctas mismos tiempos de ejecución A) Técnica exclusivamente de software para mejorar el C) Técnica hardware-software para mejorar el analelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción C D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción C D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción de correcta paralelismo a nivel de instrucción de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción Reg-Reg B) Ninguna de las arquitecturas Von Neumann y DLX estudiadas: A) A bábits C Comparando las arquitecturas Von Neumann y DLX estudiadas: A) A mbas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones ejecución Reg-Reg B) Ninguna de las dos son arquitecturas segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones onsecutivas, e
B) Reducir los riesgos de control    D) Eliminar el número de detenciones derivadas de los riesgos setructurales   Los riegos por dependencia de datos del tipo WAW pueden existir en:   A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales con los D) Las respuestas B) y C) son correctas mismos tiempos de ejecución   La propuesta de arquitectura VLIW (Very Long Instruction Word) es:   A) Técnica exclusivamente de software para mejorar el C) Técnica hardware-software para mejorar el paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción   El tamaño de palabra de memoria que se considera en la arquitectura DLX estudiada es de:   C) 32 bits D) 64 bits   D) 64 bits   D) 64 bits   D) 64 bits   D) 64 bits   D) 64 bits   D) 64 bits   D) Ambas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones als policion Reg-Reg B) Ninguna de las dos son arquitecturas segmentadas D) Ambas consideran la duplicidad de los PC e IR   Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones als vez   D) Ninguna de las afirmaciones anteriores es correcta   D) 80 ns en la primera y 100 ns en la segunda   D) 80 ns en la primera y 100 ns en la segunda   D) 80 ns en la primera es asincrona y la segunda   D) Ninguna de las afirmaciones anteriores es correcta   D) Ninguna de las afirmaciones anteriores es correcta   Una memoria por bancos y una entrelazada: C) Differen en que la primera es sincrona y la segunda   D) Differen en que la primera
Los riegos por dependencia de datos del tipo WAW pueden existir en:   A) Una arquitectura DLX que sólo tenga unidades (C) Una arquitectura DLX con unidades funcionales en FP funcionales para operaciones con enteros y distinto tiempo de ejecución   B) Una arquitectura DLX con unidades funcionales con los D) Las respuestas B) y C) son correctas mismos tiempos de ejecución   A) Técnica exclusivamente de software para mejorar el C) Técnica hardware-software para mejorar el paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción a nivel de
Los riegos por dependencia de datos del tipo WAW pueden existir en:  A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP funcionales para operaciones con enteros y distinto tiempo de ejecución  B) Una arquitectura DLX con unidades funcionales con los D) Las respuestas B) y C) son correctas mismos tiempos de ejecución  La propuesta de arquitectura VLIW (Very Long Instruction Word) es:  A) Técnica exclusivamente de software para mejorar el C) Técnica hardware-software para mejorar el paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción su los de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción su los de las de
A) Una arquitectura DLX que sólo tenga unidades C) Una arquitectura DLX con unidades funcionales en FP y distinto tiempo de ejecución  B) Una arquitectura DLX con unidades funcionales con los D) Las respuestas B) y C) son correctas mismos tiempos de ejecución  La propuesta de arquitectura VLIW (Very Long Instruction Word) es:  A) Técnica exclusivamente de software para mejorar el C) Técnica hardware-software para mejorar el paralelismo a nivel de instrucción  B) Técnica exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción  El tamaño de palabra de memoria que se considera en la arquitectura DLX estudiada es de:  A) 8 bits C) 32 bits D) 64 bits  Comparando las arquitecturas Von Neumann y DLX estudiadas:  A) Ambas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones ejecución Reg-Reg  B) Ninguna de las dos son arquitecturas segmentadas D) Ambas consideran la duplicidad de los PC e IR  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención):  A) 80 ns en ambas B) 200 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar:  A) Nos e pueden realizar las mismas fases de distintas instrucciones a la vez  D) Ninguna de las afirmaciones anteriores es correcta  Una memoria por bancos y una entrelazada:  A) Son iguales  C) Differen en que la primera es síncrona y la segunda es asincrona  D) Differen en que la primera es síncrona y la segunda es asincrona  D) Differen en que la primera es asincrona y la segunda es asincrona  D) Differen en que la primera es asincrona y la segunda es asincrona  D) Differen en que la primera es asincrona y la segunda es asincrona  D) Differen en que la primera es síncrona y la segunda es asincrona  D) Di
21 funcionales para operaciones con enteros y distinto tiempo de ejecución B) Una arquitectura DLX con unidades funcionales con los D) Las respuestas B) y C) son correctas mismos tiempos de ejecución  22 paralelismo a nivel de instrucción B) Técnica exclusivamente de software para mejorar el C) Técnica hardware-software para mejorar el paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción  23 A) 8 bits C) 32 bits D) 64 bits  24 A) Ambas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones ejecución Reg-Reg B) Ninguna de las dos son arquitecturas Von Neumann y DLX estudiadas:  A) Ambas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones ejecución Reg-Reg B) Ninguna de las dos son arquitecturas segmentadas D) Ambas consideran la duplicidad de los PC e IR  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención): A) 80 ns en ambas B) 200 ns en la primera y 100 ns en la segunda D) 80 ns en la primera y 100 ns en la segunda En una arquitectura superescalar: A) Nos e pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente Una memoria por bancos y una entrelazada: A) Son iguales C) Difieren en que la primera es asíncrona y la segunda sincrona D) Difieren en que la primera es asíncrona y la segunda sincrona C) Difieren en que la primera es asíncrona y la segunda sincrona D) Difieren en el cálculo de las direcciones a las que asíncrona C) Difieren en que la primera es asíncrona y la segunda sincrona C) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez D) Difieren en el cálculo
B) Una arquitectura DLX con unidades funcionales con los D) Las respuestas B) y C) son correctas mismos tiempos de ejecución  La propuesta de arquitectura VLIW (Very Long Instruction Word) es:  A) Técnica exclusivamente de software para mejorar el C) Técnica hardware-software para mejorar el paralelismo a nivel de instrucción  B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción  El tamaño de palabra de memoria que se considera en la arquitectura DLX estudiada es de:  Comparando las arquitecturas Von Neumann y DLX estudiadas:  Comparando las arquitecturas Von Neumann y DLX estudiadas:  A) Ambas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones simultáneamente  B) Ninguna de las dos son arquitecturas segmentadas  D) Ambas consideran la duplicidad de los PC e IR  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención):  A) 80 ns en ambas  B) 200 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar:  A) Nos epueden realizar las mismas fases de distintas instrucciones a la vez  B) La supersegmentación siempre está presente  D) Ninguna de las afirmaciones anteriores es correcta  Una memoria por bancos y una entrelazada:  A) Son iguales  C) Difieren en que la primera es asíncrona y la segunda sincrona  D) Difieren en el cálculo de las direcciones a las que asíncrona  Un computador matricial:  A) No tiene instrucciones a la vez  D) Difieren en el cálculo de las direcciones a las que asíncrona  C) Es de tipo MIMD según la clasificación de Flynn  D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
mismos tiempos de ejecución  La propuesta de arquitectura VLIW (Very Long Instruction Word) es:  A) Técnica exclusivamente de software para mejorar el C) Técnica hardware-software para mejorar el paralelismo a nivel de instrucción  B) Técnica exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción  El tamaño de palabra de memoria que se considera en la arquitectura DLX estudiada es de:  A) 8 bits  B) 16 bits  Comparando las arquitecturas Von Neumann y DLX estudiadas:  A) Ambas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones ejecución Reg-Reg  B) Ninguna de las dos son arquitecturas segmentadas  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención):  A) 80 ns en ambas  C) 100 ns en ambas  B) 200 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar:  A) No se pueden realizar las mismas fases de distintas instrucciones a la vez  B) La supersegmentación siempre está presente  Una memoria por bancos y una entrelazada:  A) Son iguales  C) Difieren en que la primera es asincrona y la segunda síncrona  B) Difieren en que la primera es asincrona y la segunda asincrona  C) Difieren en que la primera es asincrona y la segunda síncrona  C) Difieren en que la primera es asincrona y la segunda asincrona  C) Difieren en que la primera es asincrona y la segunda síncrona  C) Difieren en que la primera es asincrona y la segunda síncrona  C) Difieren en que la primera es asincrona y la segunda síncrona  C) Difieren en que la primera es asincrona y la segunda síncrona  C) Difieren en que la primera es asincrona y la segunda síncrona  C) Difieren en que la primera es asincrona y la segunda síncrona  C) Es de tipo MIMD según la clasificac
La propuesta de arquitectura VLIW (Very Long Instruction Word) es:   A) Técnica exclusivamente de software para mejorar el considera en la arquitectura va mejorar el paralelismo a nivel de instrucción   B) Técnicas exclusivamente de hardware para mejorar el paralelismo a nivel de instrucción   B) Técnicas exclusivamente de hardware para mejorar el porte instrucción   D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción   El tamaño de palabra de memoria que se considera en la arquitectura DLX estudiada es de:   Comparando las arquitecturas Von Neumann y DLX estudiadas:   A) 8 bits   D) 64 bits   D) Ambas ejecutar varias instrucciones simultáneamente   D) Ambas consideran la duplicidad de los PC e IR   Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención):   A) 80 ns en ambas   D) 80 ns en la primera y 100 ns en la segunda   D) 80 ns en la primera y 100 ns en la segunda   D) 80 ns en la primera y 100 ns en la segunda   D) Ninguna de las afirmaciones anteriores es correcta   D) Ninguna de las afirmaciones anteriores es correcta   D) Ninguna de las afirmaciones a la vez   D) Ninguna de las afirmaciones a la vez   D) Ninguna de las afirmaciones a la vez   D) Ninguna de las afirmaciones a la segunda sincrona   D) Difieren en que la primera es asíncrona y la segunda sincrona   D) Difieren en que la primera es asíncrona y la segunda sincrona   D) Ninguna de las afirmaciones anteriores es correcta   D) Ninguna de l
A) Técnica exclusivamente de software para mejorar el C) Técnica hardware-software para mejorar el paralelismo a nivel de instrucción  B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción  El tamaño de palabra de memoria que se considera en la arquitectura DLX estudiada es de:  23 A) 8 bits C) 32 bits D) 64 bits  Comparando las arquitecturas Von Neumann y DLX estudiadas:  A) Ambas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones ejecución Reg-Reg B) Ninguna de las dos son arquitecturas segmentadas  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención):  A) 80 ns en ambas B) 200 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar:  A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente D) Ninguna de las afirmaciones anteriores es correcta  Una memoria por bancos y una entrelazada:  A) Son iguales C) Difieren en que la primera es asíncrona y la segunda es instrucciones a la vez  Un computador matricial: C) Es de tipo MIMD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  Un computador matricial: C) Es de tipo MIMD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  Un computador matricial: C) Es de tipo MIMD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta
paralelismo a nivel de instrucción B) Técnicas exclusivamente de hardware para mejorar el D) Ninguna de las afirmaciones anteriores es correcta paralelismo a nivel de instrucción  El tamaño de palabra de memoria que se considera en la arquitectura DLX estudiada es de:  23 A) 8 bits B) 16 bits Comparando las arquitecturas Von Neumann y DLX estudiadas: A) A mbas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones ejecución Reg-Reg B) Ninguna de las dos son arquitecturas segmentadas D) Ambas consideran la duplicidad de los PC e IR Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención): A) 80 ns en ambas B) 200 ns en la primera y 100 ns en la segunda En una arquitectura superescalar: A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente Una memoria por bancos y una entrelazada: A) Son iguales C) Difieren en que la primera es asíncrona y la segunda sincrona B) Differen en que la primera es síncrona y la segunda es conceden todos los bancos a la vez Un computador matricial: A) No tiene instrucciones vectoriales B) Es de tipo MISD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta En un multiprocesador NUMA,
paralelismo a nivel de instrucción  El tamaño de palabra de memoria que se considera en la arquitectura DLX estudiada es de:  A) 8 bits B) 16 bits  Comparando las arquitecturas Von Neumann y DLX estudiadas:  A) Ambas ejecutan instrucciones ALU con modelo de ejecución Reg-Reg B) Ninguna de las dos son arquitecturas segmentadas D) Ambas consideran la duplicidad de los PC e IR  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención): A) 80 ns en ambas C) 100 ns en la primera y 100 ns en la segunda D) 80 ns en la primera y 100 ns en la segunda En una arquitectura superescalar: A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente Una memoria por bancos y una entrelazada: A) Son iguales C) Differen en que la primera es asincrona y la segunda sincrona B) Differen en que la primera es sincrona y la segunda es direcciones a la vez Un computador matricial: C) Es de tipo MIMD según la clasificación de Flynn B) Es de tipo MISD según la clasificación de Flynn B) Es de tipo MISD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta C) En un multiprocesador NUMA,
paralelismo a nivel de instrucción  El tamaño de palabra de memoria que se considera en la arquitectura DLX estudiada es de:  A) 8 bits B) 16 bits  Comparando las arquitecturas Von Neumann y DLX estudiadas:  A) Ambas ejecutan instrucciones ALU con modelo de cjecución Reg-Reg B) Ninguna de las dos son arquitecturas segmentadas D) Ambas consideran la duplicidad de los PC e IR  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención): A) 80 ns en ambas C) 100 ns en la primera y 100 ns en la segunda D) 80 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar: A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente Una memoria por bancos y una entrelazada: A) Son iguales C) Differen en que la primera es asincrona y la segunda sincrona B) Differen en que la primera es síncrona y la segunda es asíncrona Un computador matricial: C) Es de tipo MIMD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta En un multiprocesador NUMA,
23 A) 8 bits B) 16 bits Comparando las arquitecturas Von Neumann y DLX estudiadas: A) Ambas ejecutan instrucciones ALU con modelo de c) Ambas permiten ejecutar varias instrucciones simultáneamente B) Ninguna de las dos son arquitecturas segmentadas B) Ninguna de las dos son arquitecturas segmentadas D) Ambas consideran la duplicidad de los PC e IR Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención): A) 80 ns en ambas C) 100 ns en ambas B) 200 ns en la primera y 100 ns en la segunda En una arquitectura superescalar: A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente D) Ninguna de las afirmaciones anteriores es correcta Una memoria por bancos y una entrelazada: A) Son iguales C) Differen en que la primera es asíncrona y la segunda síncrona B) Differen en que la primera es síncrona y la segunda es asíncrona C) Differen en el cálculo de las direcciones a las que asíncrona C) Differen en el cálculo de las direcciones a las que asíncrona D) Ninguna de las afirmaciones anteriores es correcta Un computador matricial: C) Es de tipo MIMD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta En un multiprocesador NUMA,
B) 16 bits
Comparando las arquitecturas Von Neumann y DLX estudiadas:  A) Ambas ejecutan instrucciones ALU con modelo de cjecución Reg-Reg B) Ninguna de las dos son arquitecturas segmentadas B) Ninguna de las dos son arquitecturas segmentadas Con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención): A) 80 ns en ambas C) 100 ns en ambas B) 200 ns en la primera y 100 ns en la segunda D) 80 ns en la primera y 100 ns en la segunda En una arquitectura superescalar: A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente D) Ninguna de las afirmaciones anteriores es correcta Una memoria por bancos y una entrelazada: A) Son iguales C) Difieren en que la primera es asíncrona y la segunda síncrona D) Difieren en el cálculo de las direcciones a las que asíncrona C) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez Un computador matricial: C) Es de tipo MIMD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta En un multiprocesador NUMA,
A) Ambas ejecutan instrucciones ALU con modelo de C) Ambas permiten ejecutar varias instrucciones ejecución Reg-Reg B) Ninguna de las dos son arquitecturas segmentadas D) Ambas consideran la duplicidad de los PC e IR  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención): A) 80 ns en ambas C) 100 ns en ambas B) 200 ns en la primera y 100 ns en la segunda D) 80 ns en la primera y 100 ns en la segunda En una arquitectura superescalar: A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente D) Ninguna de las afirmaciones anteriores es correcta Una memoria por bancos y una entrelazada: A) Son iguales C) Differen en que la primera es asíncrona y la segunda es asíncrona D) Differen en el cálculo de las direcciones a las que asíncrona D) Differen en el cálculo de las direcciones a las que asíncrona C) Differen en el cálculo de las direcciones a las que asíncrona D) Differen en el cálculo de las direcciones a las que asíncrona D) Differen en el cálculo de las direcciones a las que asíncrona D) Differen en el cálculo de las direcciones a las que asíncrona D) Differen en el cálculo de las direcciones el controles el contr
ejecución Reg-Reg B) Ninguna de las dos son arquitecturas segmentadas D) Ambas consideran la duplicidad de los PC e IR  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención): A) 80 ns en ambas B) 200 ns en la primera y 100 ns en la segunda D) 80 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar: A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente D) Ninguna de las afirmaciones anteriores es correcta  Una memoria por bancos y una entrelazada: A) Son iguales C) Differen en que la primera es asíncrona y la segunda síncrona D) Differen en el cálculo de las direcciones a las que asíncrona C) Differen en el cálculo de las direcciones a las que acceden todos los bancos a la vez Un computador matricial: A) No tiene instrucciones vectoriales B) Es de tipo MISD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta En un multiprocesador NUMA,
B) Ninguna de las dos son arquitecturas segmentadas  B) Ambas consideran la duplicidad de los PC e IR  Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención):  A) 80 ns en ambas  C) 100 ns en ambas  C) 100 ns en ambas  B) 200 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar:  A) No se pueden realizar las mismas fases de distintas instrucciones a la vez  B) La supersegmentación siempre está presente  D) Ninguna de las afirmaciones anteriores es correcta  Una memoria por bancos y una entrelazada:  A) Son iguales  C) Difieren en que la primera es asíncrona y la segunda sincrona  B) Difieren en que la primera es síncrona y la segunda es asíncrona  Un computador matricial:  A) No tiene instrucciones vectoriales  B) Es de tipo MISD según la clasificación de Flynn  D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
Sea una máquina no segmentada con cinco pasos de ejecución de 40 ns cada uno y otra máquina segmentada también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención):  A) 80 ns en ambas  B) 200 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar:  A) No se pueden realizar las mismas fases de distintas instrucciones a la vez  B) La supersegmentación siempre está presente  Una memoria por bancos y una entrelazada:  A) Son iguales  C) Difieren en que la primera es asíncrona y la segunda es asíncrona  B) Difieren en que la primera es síncrona y la segunda es asíncrona  D) Difieren en el cálculo de las direcciones a las que asíncrona  Un computador matricial:  A) No tiene instrucciones vectoriales  C) Es de tipo MIMD según la clasificación de Flynn  D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
también con cinco etapas de 50 ns cada una, a partir del tiempo empleado en la ejecución de 4 instrucciones consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención):  A) 80 ns en ambas B) 200 ns en la primera y 100 ns en la segunda D) 80 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar:  A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente D) Ninguna de las afirmaciones anteriores es correcta  Una memoria por bancos y una entrelazada: A) Son iguales C) Difieren en que la primera es asíncrona y la segunda es asíncrona B) Difieren en que la primera es síncrona y la segunda es asíncrona C) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez Un computador matricial: A) No tiene instrucciones vectoriales C) Es de tipo MIMD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
consecutivas, el tiempo medio por instrucción resulta (considerar que no existe ningún ciclo de detención):  A) 80 ns en ambas B) 200 ns en la primera y 100 ns en la segunda D) 80 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar:  A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente D) Ninguna de las afirmaciones anteriores es correcta  Una memoria por bancos y una entrelazada: A) Son iguales C) Difieren en que la primera es asíncrona y la segunda síncrona D) Difieren en que la primera es asíncrona y la segunda es asíncrona D) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez  Un computador matricial: A) No tiene instrucciones vectoriales B) Es de tipo MISD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
A) 80 ns en ambas B) 200 ns en la primera y 100 ns en la segunda D) 80 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar:  A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente D) Ninguna de las afirmaciones anteriores es correcta  Una memoria por bancos y una entrelazada: A) Son iguales C) Differen en que la primera es asíncrona y la segunda síncrona D) Differen en el cálculo de las direcciones a las que acceden todos los bancos a la vez  Un computador matricial: C) Es de tipo MIMD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
B) 200 ns en la primera y 100 ns en la segunda  En una arquitectura superescalar:  A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente  Una memoria por bancos y una entrelazada:  A) Son iguales  C) Difieren en que la primera es asíncrona y la segunda síncrona  B) Difieren en que la primera es síncrona y la segunda es asíncrona  B) Difieren en que la primera es síncrona y la segunda es asíncrona  C) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez  Un computador matricial:  C) Es de tipo MIMD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  D) Ninguna de las afirmaciones anteriores es correcta  D) Ninguna de las afirmaciones anteriores es correcta
En una arquitectura superescalar:  A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente D) Ninguna de las afirmaciones anteriores es correcta  Una memoria por bancos y una entrelazada: A) Son iguales C) Difieren en que la primera es asíncrona y la segunda síncrona B) Difieren en que la primera es síncrona y la segunda es asíncrona D) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez  Un computador matricial: A) No tiene instrucciones vectoriales B) Es de tipo MISD según la clasificación de Flynn B) Es de tipo MISD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
A) No se pueden realizar las mismas fases de distintas instrucciones a la vez B) La supersegmentación siempre está presente D) Ninguna de las afirmaciones anteriores es correcta  Una memoria por bancos y una entrelazada: A) Son iguales C) Difieren en que la primera es asíncrona y la segunda es asíncrona B) Difieren en que la primera es síncrona y la segunda es asíncrona D) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez  Un computador matricial: C) Es de tipo MIMD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
instrucciones a la vez B) La supersegmentación siempre está presente D) Ninguna de las afirmaciones anteriores es correcta  Una memoria por bancos y una entrelazada: A) Son iguales C) Difieren en que la primera es asíncrona y la segunda síncrona B) Difieren en que la primera es síncrona y la segunda es asíncrona D) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez  Un computador matricial: A) No tiene instrucciones vectoriales B) Es de tipo MISD según la clasificación de Flynn B) Es de tipo MISD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
B) La supersegmentación siempre está presente    D) Ninguna de las afirmaciones anteriores es correcta   C) Difieren en que la primera es asíncrona y la segunda síncrona   D) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez   D) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez   D) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez   D) Ninguna de las afirmaciones anteriores es correcta   D) Ninguna de las afirmaciones anteriores es correcta
Una memoria por bancos y una entrelazada:  A) Son iguales  C) Difieren en que la primera es asíncrona y la segunda síncrona  B) Difieren en que la primera es síncrona y la segunda es asíncrona  B) Difieren en que la primera es síncrona y la segunda es acceden todos los bancos a la vez  Un computador matricial:  A) No tiene instrucciones vectoriales  B) Es de tipo MISD según la clasificación de Flynn  B) Es de tipo MISD según la clasificación de Flynn  D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
A) Son iguales  C) Difieren en que la primera es asíncrona y la segunda síncrona  B) Difieren en que la primera es síncrona y la segunda es asíncrona  B) Difieren en que la primera es síncrona y la segunda es asíncrona  D) Difieren en el cálculo de las direcciones a las que acceden todos los bancos a la vez  VIN computador matricial:  A) No tiene instrucciones vectoriales  B) Es de tipo MISD según la clasificación de Flynn  D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
27 B) Difieren en que la primera es síncrona y la segunda es asíncrona  B) Difieren en que la primera es síncrona y la segunda es asíncrona  Un computador matricial:  A) No tiene instrucciones vectoriales B) Es de tipo MISD según la clasificación de Flynn B) Es de tipo MISD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
asíncrona acceden todos los bancos a la vez  Un computador matricial:  A) No tiene instrucciones vectoriales B) Es de tipo MISD según la clasificación de Flynn B) Es de tipo MISD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
asíncrona acceden todos los bancos a la vez  Un computador matricial:  A) No tiene instrucciones vectoriales B) Es de tipo MISD según la clasificación de Flynn B) Es de tipo MISD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta  En un multiprocesador NUMA,
A) No tiene instrucciones vectoriales B) Es de tipo MISD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta En un multiprocesador NUMA,
B) Es de tipo MISD según la clasificación de Flynn D) Ninguna de las afirmaciones anteriores es correcta En un multiprocesador NUMA,
En un multiprocesador NUMA,
A) La mamoria no actá compartida
A) La memoria no está compartida  C) Los accesos a memoria se hacen de igual forma a como
se realizan en un multicomputador
B) La memoria está compartida D) Ninguna de las afirmaciones anteriores es correcta
Los ordenadores de flujo de datos:
A) Emplean la disponibilidad de los operandos para C) Usan información explícita de los flujos de control
disparar la ejecución de las operaciones para producir la ejecución de las instrucciones B) Pueden ser SISD o MIMD D) Únicamente pueden ser SISD

## EXAMEN DE ARQUITECTURA DE COMPUTADORES

La Rábida, 7 de Junio de 2016

**PROBLEMA** 1. (2,5 ptos.). Un sistema computador (sin memoria virtual) tiene una memoria principal de 256 Kpalabras de 8 bits cada una de ellas y una memoria caché de 4 Kbits, dividida en 4 conjuntos, con 64 palabras/bloque.

- a) Justificar e indicar, de la **Memoria Principal**: 1° su capacidad en bits, 2° el número de bloques que tiene; y, de la **Memoria Caché**: 1° su capacidad en Bytes, 2° su número de palabras, 3° su número de bloques, 4° su número de bloques por conjunto, y, 5° su número de palabras por bloque.
- b) Mostrar el formato de la dirección que define la unidad central de proceso en base a la función de correspondencia empleada, definiendo cada uno de los campos en los que se divide.

Se supone que, después de haber estado la memoria caché "vacía", a continuación en el *instante I* se encuentran en la memoria caché los bloques de memoria principal B6, B8, B15, B17, B0, B1 y B2, leídos en ese orden y todas sus direcciones ordenadamente una vez. Suponer que el algoritmo de reemplazamiento de bloques es el FIFO (First In First Out).

- c) Mostrar el contenido de la memoria caché en el *instante 1*.
- d) Identificar cuántos fallos de caché se han producido y de qué tipo en este *instante 1*.

A continuación, la CPU lee la secuencia de direcciones de memoria: 0, 1, 2, 3, 320, 321 y 449 (*instante 2*), según el orden marcado en la misma.

- e) Mostrar el contenido de la memoria caché en el instante 2.
- f) Hasta ese instante 2, ¿cuántos fallos y de qué tipo se han producido en total?.
- g) Hasta ese *instante 2*, ¿cuántos aciertos se han producido?.

Por último, la CPU lee la secuencia de direcciones 318, 319 y 320 (*instante 3*), según el orden marcado en la misma.

- h) Mostrar el contenido de la memoria caché en el instante 3.
- i) En esas últimas lecturas, ¿cuántos fallos y aciertos se han producido?.

**PROBLEMA 2**. (2,25 ptos.). Para el sistema computador representado en la figura, y para la secuencia de instrucciones siguiente:

Dirección de Memoria	Instrucción
(en hexadecimal)	(en ensamblador)
A0000h	ADD .4, [00129h]
A0001h	CALL A0002h
A0002h	RETI
A0003h	MOVE .2, 120(.2)

- 1. Mostrar los formatos de las instrucciones.
- Definir la secuencia de operaciones elementales y el solapamiento posible de las mismas. Especificar el cronograma según el flujo marcado por el programa propuesto, y considerando una sóla vez la ejecución de cada instrucción.
- 3. Definir el valor de las señales de control correspondiente a la secuencia de operaciones elementales PC←Desplazamiento + R2 y D←PC, realizadas en el menor tiempo posible. Mostrar únicamente el valor de las señales que intervienen directamente en dicha operación.

## Teniendo en cuenta:


- a) PRIMERA INSTRUCCIÓN: La instrucción aritmética ADD, con direccionamiento directo absoluto a registro para el primer operando e indirecto absoluto a memoria para el segundo.
- b) SEGUNDA INSTRUCCIÓN: La instrucción de llamada a subrutina CALL, con modo de direccionamiento directo absoluto a memoria.
- c) TERCERA INSTRUCCIÓN: La instrucción RETI de retorno de interrupción.
- d) CUARTA INSTRUCCIÓN: La instrucción de transferencia MOVE, con modo de direccionamiento directo absoluto a registro para el primer operando y directo relativo a registro base para el segundo operando.
- e) Las operaciones con la unidad aritmético-lógica se realizan en un periodo.
- f) Los cálculos de las direcciones de los operandos en memoria especificados con direccionamiento relativo, se realizarán de manera automática en el periodo de decodificación.
- g) El resultado de una operación o el operando destino va a ser siempre el especificado en primer lugar en la instrucción de ensamblador.
- h) Las operaciones de L/E en memoria se realizan durante dos periodos.
- i) La pila, que se implementa en el sistema con el registro SP (puntero de pila), funciona de la siguiente forma: 1) La pila crece hacia direcciones decrecientes. 2) El registro puntero de pila indica la dirección de memoria principal en la que se introdujo el último dato en la

- pila. Antes de empezar a ejecutar la secuencia de instrucciones dadas, la pila tiene en su cabecera el valor A0003h.
- j) Para cuando hay que salvar el contenido de SR y el de PC, siempre se almacenará primero el de PC.

**PROBLEMA 3**. (2,25 ptos.). El siguiente fragmento de código se ejecuta en un procesador DLX. En dicho procesador la etapa MEM requiere 1 ciclo de reloj. Las latencias (en ciclos de reloj) de las unidades funcionales son las siguientes: Sumador/restador entero: 1; Sumador/restador flotante: 2; y Multiplicador/Divisor: 4 (las dos últimas unidades funcionales para operaciones están **segmentadas**).

```
LW R2, 2(R1)
LW R5, 8(R2)
LF F2, 20(R2)
LF F0, 10(R1)
FADD F4, F0, F2
FDIV F5, F4, F2
SF 20(R5), F5
FMUL F8, F4, F5
```

- a) Suponiendo que la memoria tiene un único puerto de acceso y que únicamente existe adelantamiento de la salida de la memoria a la entrada de la ALU, indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben. Indicar los adelantamientos que se producen.
- b) Repetir el apartado a) para una versión del DLX que incluya **adelantamiento** (bypass) **generalizado** y suponiendo que la **memoria** tiene **dos puertos de acceso** (uno para instrucciones y otro para datos). Indicar el estado de cada instrucción durante los ciclos de ejecución del código; calcular el número de ciclos necesarios para ejecutar este código; e indicar si existen bloqueos en la cadena y a qué se deben. Indicar claramente los datos que se adelantan y entre qué etapas actúa el bypass.



Etapa	Instrucción ALU	Carga/Almacenamiento	Salto/Bifurcación
IF	$IR \leftarrow M[PC]$	IR ← M[PC]	IR ← M[PC]
	PC ← PC+4	PC ← PC+4	PC ← PC+4
ID	A ← Rs1; B ← Rs2	A ← Rs1; B ← Rs2	A ← Rs1; B ← Rs2
	PC1 ← PC	PC1 ← PC	PC1 ← PC
	IR1 ← IR	IR1 ← IR	IR1 ← IR
EX	ALU <sub>output</sub> ← A op (B or (IR1 <sub>16</sub> ) <sup>16</sup> ##IR1 <sub>1631</sub> )	MAR ← A+(IR1 <sub>16</sub> ) <sup>16</sup> ##IR1 <sub>1631</sub>	Salto
		SMDR ← B	ALU <sub>output</sub> ← PC1+IR1 <sub>16</sub> ) <sup>16</sup> ##IR1 <sub>1631</sub> )
			Cond ← (Rs1 op 0);
			Bifurcación
			ALU <sub>output</sub> ← PC1+ IR1 <sub>26</sub> ) <sup>6</sup> ##IR1 <sub>631</sub> )
MEM	ALUoutput1 ← ALUoutput	LMDR ← M[MAR]	If (cond):
		О	PC ← ALU <sub>output</sub>
		M[MAR] ← SMDR	
WB	Rd ← ALU <sub>output</sub> 1	$Rd \leftarrow LMDR$	

**Tabla.** Eventos en cada etapa de la segmentación de DLX diferenciados según el tipo de instrucción.

	Apellidos: No														Nombre:																
A	Apartado a)   1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16														14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   3															20	
		/	8	9	10	11	12	13	14	15	10	17	18	19	20	21	22	23	24	25	26	27	28	29	30						
LW R2, 2(R1)  LW R5, 8(R2)																															
	2, 20(R2)																														
LF F	0, 10(R1)																														
FADD	F4, F0, F2																														
FDIV	F5, F4, F2																														
SF 2	0(R5), F5																														
FMUL	F8, F4, F5																														
Detenciones						Dete	nciones	3								Adela	antamie	entos					Adel	antamie	entos						
Apar	tado a)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30
LW R	2, 2(R1)																														
LW R	5, 8(R2)											'																			
LF F	2, 20(R2)																														
LF F	0, 10(R1)																														
FADD	F4, F0, F2																														
	F5, F4, F2																														
	0(R5), F5																														
	F8, F4, F5																														
Detenciones					Detenciones									Adela	antamie	entos					Adelantamientos										