



DSV-Labor

Organisatorisches

_

Studiengang BEL – Schwerpunkt ES





Ablauf:

- 5 Laborübungen
- 12 Termine Anwesenheitspflicht bis alle erfolgreich Übungen bearbeitet
- Vorbereitung
 - s. Umdruck "Vorbereitende Aufgaben zum DSP-Labor"
 - 3 Kurztests und beurteilte Vorbesprechungen
- Durchführung
 - s. Umdruck "DSP-Labor Durchführung und Auswert."
 - 2er oder 3er-Gruppen (maximal 7 Gruppen)
- Nachbereitung
 - 1 Protokoll für jede Übung pro Gruppe
 - Abgabe als PDF per email möglichst direkt nach jeder Übung (spätestens jeweils zwei Wochen danach)



Zeitplan:

<u>Termin</u>	Durchführung	Test	Vorbesprechung
1. (3.11.15)	Laborübung 1	_	-
2. (10.11.)	Laborübung 1	-	1
3. (17.11.)	Laborübung 1	1	-
4. (24.11.)	Laborübung 2	2	-
5. (1.12.)	Laborübung 2	3	-
6. (8.12.)	Laborübung 3	-	2
7. (15.12.)	Laborübung 3	-	-
8. (22.12.)	Laborübung 4	-	3
9. (5.1.16)	Laborübung 4	-	-
10. (12.1.)	Laborübung 5	-	4
11. (19.1.)	Laborübung 5	-	-
12. (26.1.)	Reserve	-	-



Kurztest 1 - 3. Termin

- 1.1 DSP
- 1.2 EVA-Board
- 1.3 Audio-Codec
- 1.6 Load/Move/Store-Befehle
- 1.7 Shifter-Befehle

Kurztest 2 - 4. Termin

- 2.1 / 2.2 Integer, Scaled Integer, Fractional Format
- 2.3 / 2.4 Festkommaaddition, Festkommamultiplikation
- 2.5 Multiplizier- und MAC-Befehle
- 2.6 Zyklische Adressierung

Kurztest 3 – 5. Termin

- 2.7 Schleifenprogrammierung
- 2.8 SIMD-Befehle
- 2.9 Parallel-Befehle
- 2.10 Mixed C/Assembler-Programmierung



<u>Vorbesprechung 1 − 2. Termin</u>

- 1.4 Funktion copy data
- 1.5 Funktion gensinus
- 2.11 FIR-Filter

Vorbesprechung 2 – 6. Termin

- 3.1 Pole und Nullstellen beim IIR-Filter
- 3.2 Verstärkungsfaktor des IIR-Filters
- 3.3 Differenzengleichung des IIR-Filters

<u>Vorbesprechung 3 – 8. Termin</u>

- 4.1 DTMF
- 4.2 FFT-Ordnung
- 4.3 ISR für Frameverarbeitung
- 4.4 Funktion abs2_spec
- 4.5 Funktion winmul



<u>Vorbesprechung 4 − 10. Termin</u>

- 5.1 Struktur Goertzel-Filter
- 5.2 Filterkoeffizienten
- 5.3 Funktion goertzel

Literatur für Vorbereitung

- Vorbereitende Aufgaben zum DSP-Labor, Prof. M. Purat (s. Homepage)
- Einführung_DSP_EVB_Blackfin, Prof. A. Sehr (s. Homepage)
- Befehlsübersicht Blackfin BF561, Prof. A. Sehr (s. Homepage)
- Manuals (s. Homepage)



Benotung:

- 3 Kurztests (je 10 Punkte)
- 5 Protokolle (je 10 Punkte), ggf. mit Rücksprachen Vorbesprechungen (max. 10 Punkte)

Min	Max	Note
75,5	90	1,0
71,5	75	1,3
67,5	71	1,7
63,5	67	2,0
59,5	63	2,3
55,5	59	2,7
51,5	55	3,0
47,5	51	3,3
43,5	47	3,7
40	43	4,0
0	39,5	5,0







DSV-Labor

Einführung













DSP-Schematic:




- Anzahl DSP Cores
- Schnittstellen
- Prozessor-Architektur
- Befehlswortlängen
- Speicherressourcen







DSP-Core:



- Recheneinheiten
- Darstellung vorzeichenbehafteter Zahlen
- ALU-Operationen (Wortbreite)
- Shifter-Operationen (Wortbreite)



Core-Register:

Data Registers

	_			١
R0	R0).H	R0.L	
R1	Rl	l.H	R1.L	
R2	R2	A.H	R2.L	
R3	R3	3.H	R3.L	
R4	R4	l.H	R4.L	
R5	R5	5.H	R5.L	
R6	R6 R6		R6.L	
R7	R7 R7		R7.L	
_				
A0 A	0.X	A0.W		
A1 A	l.X	A1.W		
\				
			_	

Data Address Generator Registers (DAGs)

1	I0	L0	В0	М0	P0
	Il	Ll	Bl	Ml	P1
	12	L2	B2	M2	P2
	13	L3	В3	М3	P3
					P4
					P5
					SP
					FP


- Datenregister / Data Registers (Wortbreite)
- Zeigerregister / Pointer Registers (Wortbreite)



Programmable Flags (PF):


Flag Direction Register (FIO0_DIR)

For all bits, 0 - Input, 1 - Output



Flag Input Enable Register (FIO0_INEN)

For all bits, 0 - Input Buffer Disabled, 1 - Input Buffer Enabled.



Flag Data Register (FIO0_FLAG_D)

1 - Set. 0 - Clear.





Figure 14-4. Flag (PF15—PF0) Data Register

- Konfigurationsregister
- Funktionsweise der Register
 - FIOn_DIR
 - FIOn_INEN
 - FIOn_FLAG_D



Codec:






- Auflösung (Bits)
- Abtastfrequenz
- Analogaussteuerung (Volt)
 - ADC
 - DAC

(s. Datenblatt)




DSP-Codec-Kommunikation:






Kommunikation zwischen DSP und Codec und Signallaufweg:





Serielle Datenübertragung zwischen DSP und Audio-Codec:





Jetzt besteht die Möglichkeit, die Entwicklungsumgebung kennenzulernen

- Aufgabenstellungen s. Aufgabenblatt: "DSP-Labor –
 Durchführung und Auswertung"
- Start Entwicklungsumgebung und Anschluss DSP-Board
- Herunterladen der Quellcodes von public.beuth-hochschule.de/~purat
- Erstellung der DSP-Projekte und Modifikation der Quellen