第二部分 习题解答

第2章 数据的机器层次表示(教材P49)

1. 设机器数的字长 8 位 (含一位符号位),分别写出下列各二进制数的原码、补码和反码: 0,0.1000,-0.1111,1101.

[解]


真 值	原 码	补 码	反 码
0	0,0000000	0, 0000000	0,0000000
0. 1000	0. 1000000	0. 1000000	0. 1000000
0. 1111	0. 1111000	0. 1111000	0. 1111000
-0. 1111	1. 1111000	1. 0001000	1.0000111

- **3.** 已知下列数的原码表示,分别写出它们的补码表示: $[X1]_{\mathbb{R}}=0.10100$, $[X2]_{\mathbb{R}}=1.10111$ 。 $[解][X1]_{\mathbb{R}}=0.10100$, $[X2]_{\mathbb{R}}=1.01001$
- 7. 设[X] $_{\uparrow}$ =1. $A_1A_2A_3A_4A_5A_6$,
 - (1) 若要 X > -1/2, A₁~A₆要满足什么条件?
 - (2) 若要 $-1/8 \ge X \ge -1/4$, $A_1 \sim A_6$ 要满足什么条件?
- 「解] (1) ∵ [-1/2]**=1.100000
 - ∴ X > -1/2 的条件是: 1. A₁A₂A₃A₄A₅A₆ >1. 100000 即 A₁ (A₂+A₃+A₄+A₅+A₆)=1
 - (2) : $[-1/8]_{*}=1.111000$ $[-1/4]_{*}=1.110000$
 - ∴ $-1/8 \ge X \ge -1/4$ 的条件是:

1. A₁A₂A₃A₄A₅A₆ ≤1. 111000 并且 1. A₁A₂A₃A₄A₅A₆≥1. 110000 即 A₁A₂(A₃ Ā₄ Ā₅ Ā₆ + Ā₃) =1 简化为: A₁A₂(Ā₄ Ā₅ Ā₆ + Ā₃) =1

- 9. 某机字长 16 位,问在下列几种情况下所能表示数值的范围:
 - (1) 无符号整数
 - (2) 用原码表示定点小数
 - (3) 用补码表示定点小数
 - (4) 用原码表示定点整数
 - (5) 用补码表示定点整数
- 「解] (1) $0 \le X \le (2^{16}-1)$
 - $(2) (1-2^{-15}) \leq X \leq (1-2^{-15})$

- $(3) \quad -1 \leq X \leq (1-2^{-15})$
- $(4) (1-2^{-15}) \leq X \leq (2^{-15}-1)$
- $(5) \quad -2^{15} \leq X \leq (2^{-15}-1)$
- 12. 某浮点数字长 16 位,其中阶码部分 6 位(含一位阶符),移码表示,以 2 为底;尾数部分 10 位(含1位数符,位于尾数最高位),补码表示,规格化。分别写出下列各题的二进制代码与十进制真值。
 - (1) 非零最小正数
 - (2) 最大正数
 - (3) 绝对值最小负数
 - (4) 绝对值最大负数
 - [解](1)非零最小正数: 000000, 0.100000000; 2⁻¹×2^{-2⁵}=2⁻³³。
 - (2) 最大正数: 1111111, 0.1111111111; $(1-2^{-9}) \times 2^{2^{5}-1} = (1-2^{-9}) \times 2^{31}$
 - (3) 绝对值最小负数: 000000, 1.011111111; $-(2^{-1}+2^{-9}) \times 2^{-2^5}$ 。
 - (4) 绝对值最大负数: 1111111, 1.0000000000; $-1\times2^{2^{5}-1}=-2^{31}$.
- 15. 某浮点数字长 32 位,格式如下。其中阶码部分 8 位,以 2 为底,移码表示; 尾数部分一共 24 位(含 1 位数符),补码表示。现有一浮点代码为(8C5A3E00)₁₆,试写出它所表示的十进制真值。



- 17. 将下列十进制数转换为 IEEE 短浮点数:
- (1) 28.75:
- (3) -0.625;
- (5) -1000, 5.
- [解] (1) 28.75=11100.11=1.110011 \times 2⁴

符号位=0

阶码=127+4=131

(3) -0. 625=0. 101= -1. 01*2⁻¹

符号位=1

阶码=127-1=126

(5) -1000. 5=1111101000. 1=1. 1111010001*2⁹ 符号位=1

阶码=127+9=136

即 C47A2000H

- 18. 将下列 IEEE 短浮点数转换为十进制数:
 - (1) 11000000 11110000 00000000 00000000
 - (3) 01000011 10011001 00000000 00000000

符号位=1

阶码=<mark>129</mark>-127=2

1. 111*2²=111. 1B=7. 5

- ∴结果=-7.5

符号位=0

阶码=135-127=8

- 1. $0011001*2^8=100110010B=306$.
- ∴结果=306。
- 20. 以下列形式表示(5382)10。
- (1) 8421 码: (2) 余 3 码:
- (3) 2421 码: (4) 二进制码
- 「解】 (1) 0101 0011 1000 0010:
 - (2) 1000 0110 1011 0101;
 - (3) 1011 0011 1110 0010:
 - (4) 1010100000110.
- 21. 填写下列代码的奇偶校验位,现设为奇校验:

1 0 1 0 0 0 0 1

0 0 0 1 1 0 0 1

0 1 0 0 1 1 1 0

「解]3个代码的校验位分别是:0,0,1。

补充题 2-1. 己知[X]*=3EH, [Y]*=DCH, 求: [2X]*, [2Y]*, [1/2 X]*, [1/4 Y]*, $[X]_{\mathbb{R}}$, $[Y]_{\mathbb{R}}$, $[X]_{\mathbb{Q}}$, $[Y]_{\mathbb{Q}}$, $[X]_{\mathcal{B}}$, $[Y]_{\mathcal{B}}$

[M] $[2X]_{*}=7CH$; $[X/2]_{*}=1FH$; $[X]_{\mathbb{R}}=3EH$; $[X]_{\mathbb{R}}=3EH$; $[X]_{*}=3EH$ $[2Y]_{\uparrow h} = B8H; [Y/4]_{\uparrow h} = F7H; [Y]_{\emptyset} = A4H; [Y]_{\emptyset} = DBH; [Y]_{\delta h} = 5CH$

第3章 指令系统(教材P78)

3. 某机为定长指令字结构,指令长度为16位,每个操作数的地址码长6位,指令分为无操作数、单操作数和双操作数三类。若双操作数指令已有K种,无操作数指令已有L种,为单操作数最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?

[解](1)设单操作数指令有 X 条,

则
$$((2^4-K)\times 2^6-X)\times 2^6 >= L$$
 即, $X \leq (2^4-K)\times 2^6-(L/2^6)$

- ∴ 最多还可以设计出单操作数指令 $[(2^4-K)\times 2^6 (L/2^6)]$ 条。
- (2) 双操作数指令的最大指令数: 2^4 -1;

单操作数指令的最大指令数: 15×26-1

(假定双操作数指令仅1条,为无操作数指令留出1个扩展窗口);

无操作数指令的最大指令数: 2^{16} - 2^{12} - 2^{6}

(其中 2¹² 为表示某条二地址指令占用的编码数, 2⁶ 为表示某条单地址指令占用的编码数, 此时双操作数和单操作数指令各仅有 1 条)

4. 设某机为定长指令字结构,指令长度为12位,每个地址码占3位,试提出一种分配方案,使该指令系统包含:4条三地址指令,8条二地址指令,180条单地址指令。

[解] 4条三地址指令: 000 XXX YYY ZZZ

••••

011 XXX YYY ZZZ

8条二地址指令: 100 000 XXX YYY

.....

100 111 XXX YYY

180条单地址指令: 101 000 000 XXX

• • • • • •


111 110 011 XXX

5. 指令格式同题 4, 能否构成: 三地址指令 4条, 单地址指令 255条, 零地址指令 64条? 为什么?

[解] 不能构成这样的指令系统。

这是因为,如果三地址指令有 4 条,单地址指令有 255 条,则零地址指令的条数最多只能有: $[(2^3-4)\times 2^6-255]\times 2^3=8$

3位 3位 3位 3位



7. 试比较间接寻址和寄存器间址。

[解] 间接寻址方式其有效地址在内存中,操作数也在内存中; 寄存器寻址方式其有效 地址在 CPU 内的寄存器中,操作数在内存中。所以前者寻找操作数较慢。

补充题 3-1. 根据操作数所在的位置,指出其寻址方式的名称。


- (1) 操作数在寄存器中
- (2) 操作数的地址在通用寄存器中
- (3) 操作数在指令中
- (4) 操作数的地址在指令中
- (5) 操作数地址的地址在指令中
- (6) 操作数的地址为寄存器内容与位移量之和(寄存器分别为基址寄存器,变址寄存器 和程序计数器)
 - (7) 操作数为某二进制位
 - (8) 操作数为栈顶元素

「解〕各小题对应寻址方式的名称是:


- (1) 寄存器寻址 (2) 寄存器间址 (3) 立即寻址 (4) 直接寻址
- (5) 间接寻址 (6) 分别为基址、变址和自相对寻址
- (7) 位寻址 (8) 堆栈寻址
- 10. 某机字长为 16 位, 主存容量为 64K 字, 指令格式为单字长单地址, 共有 64 条指令。 试说明:
 - (1) 若只采用直接寻址方式,指令能访问多少主存单元?
- (2) 为扩充指令的寻址范围,可采用直接/间接寻址方式,若只增加一位直接/间接标志, 指令可寻址范围为多少? 指令直接寻址的范围为多少?
- (3) 采用页面寻址方式, 若只增加一位 Z/C(零页/现行页)标志, 指令寻址范围为多少? 指令直接寻址范围为多少?
 - (4) 采用(2)、(3)两种方式结合,指令的寻址范围为多少?指令直接寻址范围为多少? [解] 该计算机共有64条指令,所以指令的操作码需要占6位,其余10位地址码字段。
- (1) 只采用直接寻址方式时,不需要标识寻址方式,地址码字段的 10 位全都作为直接 地址, 所以指令能访问主存单元数为 1K 字($0\sim2^{10}-1$ 单元)。

6位	10 位
OP	A

(2) 采用直接/间接寻址方式时, 需从 10 位的地址字段中留出 1 位来作"直接/间接" 寻址的标志,余下的9位为形式地址。



- ∴ 指令直接寻址的范围为 $0\sim2^9$ -1 号存储单元,间接寻址的范围为 $0\sim2^{16}$ -1 号存储单元(存储字长即操作数地址的位数)。
- (3) 采用页面寻址方式时,也需从10位的地址字段中留出1位来作"Z/C"寻址的标志,余下的9位为形式地址。



- ∴ 指令的零页寻址的范围为 $0\sim2^9$ -1 号存储单元,当前页寻址的范围也指令所在页有关,可访问当前页内的 $0\sim2^9$ -1 号存储单元。由于"当前页"可以是 64K 字主存的任意一页,所以指令可能访问到的地址是 $0\sim2^{16}$ -1 号存储单元。
- (4) 需从 10 位的地址字段中留出 2 位来标志"直接/间接"和"Z/C", 余下 8 位为形式地址。

- :指令直接寻址的范围为 $0\sim2^8-1$ 号存储单元,间接寻址的范围为 $0\sim2^{16}-1$ 号存储单元(存储字长即操作数地址的位数)。
 - 12. 已知某小型机字长为16位,其双操作数指令的格式如下:

0		5	6	7	8		15
	0P		R			A	

其中: OP 为操作码, R 为通用寄存器地址。试说明下列情况下能访问的最大主存区域有多少机器字?

- (1) A 为立即数
- (2) A 为直接主存单元地址
- (3) A 为间接地址(非多重间址)
- (4) A 为变址寻址的形式地址,假定变址寄存器为 R1(字长为 16位)
- [解](1)1个机器字(即指令字);
 - (2) 256 个机器字(可直接寻址的地址有8位);
 - (3) 65536 个机器字
 - (指令的地址字段给出的操作数地址的地址是 8 位,从内存取出的操作数地址是 16 位,与字长相同)
 - (4) 65536 个机器字
 - (变址寄存器 16 位, 与 8 位位移量相加并取 16 位模, 所得到的地址还是 16 位)

第4章 数值的机器运算(教材P129)

2. 某加法器采用组内并行,组间并行的进位链,4位一组,写出进位信号 C。逻辑表达式。 [解] 组间并行的进位链,产生的最低一组的进位输出为:

$$C_4$$
= G_1 *+ P_1 * C_0 (其中: G_1 *= G_4 + P_4G_3 + $P_4P_3G_2$ + $P_4P_3P_2G_1$; P_1 *= $P_4P_3P_2P_1$)然后在组内产生进位信号 C_6 :

$$C_6 = G_6 + P_6 C_5 = G_6 + P_6 G_5 + P_6 P_5 C_4$$

- 4. 已知 X 和 Y, 使用它们的变形补码计算出 X+Y, 并指出结果是否溢出。
 - (1) X=0.11011, Y=0.11111
 - (2) X=0.11011, Y=-0.10101
 - (3) X=-0.10110, Y=-0.00001
 - (4) X=-0.11011, Y=0.11110

[解]

- 5. 已知 X 和 Y, 使用它们的变形补码计算出 X-Y, 并指出结果是否溢出。
 - (1) X=0.11011, Y=-0.11111

X+Y=0.00011

- (2) X=0.10111, Y=0.11011
- (3) X=-0.11011, Y=-0.10011
- (4) X=-0.10110, Y=-0.00001

[解]

6. 己知: X=0.1011, Y=-0.0101

求:
$$[X/2]_{*}$$
, $[X/4]_{*}$, $[-X]_{*}$, $[Y/2]_{*}$, $[Y/4]_{*}$, $[-Y]_{*}$, $[2Y]_{*}$ [解]由 $[X]_{*}=0.1011$, $[Y]_{*}=1.1011$ 得: $[X/2]_{*}=0.0101$, $[X/4]_{*}=0.0010$, $[-X]_{*}=1.0101$ $[Y/2]_{*}=1.1101$, $[Y/4]_{*}=0.0010$, $[-Y]_{*}=0.0101$, $[2Y]_{*}=1.0110$

思考 4-1. 在全加器里进位输出表达式 $C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$ 为什么可以用下式替代: $C_i = A_i B_i + (A_i + B_i) C_{i-1}$?

$$\begin{array}{l} : \quad C_{i} = A_{i}B_{i} + (A_{i} + B_{i})C_{i-1} = A_{i}B_{i} + [(A_{i} \oplus B_{i}) + A_{i}B_{i}]C_{i-1} \\ = A_{i}B_{i} + (A_{i} \oplus B_{i})C_{i-1} + A_{i}B_{i}C_{i-1} \\ = A_{i}B_{i} + (A_{i} \oplus B_{i})C_{i-1} \end{array}$$

思考 4-2. 先行进位主要是解决什么问题,采用什么设计思路?


答:先行进位解决的问题是加法进位的传递速度问题。基本设计原理是:让各位的进位与低位的进位无关,仅与两个参加操作的数有关。由于每位的操作数都是同时给出的,各进位信号几乎同时产生,和数也随之产生,所以先行进位可以提高进位的传递速度,从而提高加法器的运算速度。

- 8. 分别用原码乘法和补码乘法计算 X×Y.
 - (1) X=0.11011,Y=-0.11111
 - (2) X=-0.11010, Y=-0.01110


[解]

原码乘法:


(1) $|X|=0.11011 \rightarrow B$, $|Y|=0.11111 \rightarrow C$, $0\rightarrow A$




(2) $|X| = 0.11010 \rightarrow B$, $|Y| = 0.01110 \rightarrow C$, $0 \rightarrow A$



补码乘法:






 $X \times Y = 0.0101101100$

- 10. 分别用原码和补码加减交替法计算 X/Y。
 - (2) X=-0.10101, Y=0.11011
 - (4) X=-0.10110, Y=-0.11011

[解]

原码除法:


(2) $|X| = 00.10101 \rightarrow A$, $|Y| = 00.11011 \rightarrow B$, $0 \rightarrow C$ $|Y| \uparrow_{\Re N} = 11.00101$




商符: $Q_S = X_S \oplus Y_S = 1 \oplus 0 = 1$

∴商 = -0.11000

 $X/Y = -[0.11000 + (0.11000*2^{-5})/0.11011]$ (中括号内余数项的分子和分母都取正)





 $X/Y = + [0.11010 + (0.00010*2^{-5})/0.11011]$

(转下页)


思考 4-3. 计算机硬件的微操作有些什么特点?

答: 计算机硬件的微操作至少有这样一些特点: ①是寄存器到寄存器的操作(各种记忆 元件可抽象为寄存器);②是硬件应该一步完成的操作(该操作通常不能拆成几步来操作); ③需要有开通相应数据通路的电平型控制信号和记忆元件接收数据的脉冲信号相配合来完 成操作; ④进行该操作时其数据流动是畅通的,并且没有路径冲突。

〈第 10 题续〉

补码除法:

(2) X=-0.10101, Y=0.11011



(4) X=-0.10110, Y=-0.11011

- 11. 设浮点数的阶码和尾数部分均用补码表示,按照浮点数的运算规则,计算下列各题:
 - (1) $X=2^{101}\times$ (-0.100010), $Y=2^{100}\times$ (-0.111110)
 - (2) $X=2^{-101}\times 0.101100$, $Y=2^{-100}\times (-0.101000)$
 - (3) $X=2^{-011}\times 0.101100$, $Y=2^{-001}\times (-0.111100)$

注: 此题中阶码用二进制表示。

求: X+Y, X-Y

[解]

(1) 浮点数: [X]率=0101; 1.011110

[Y]_浮=0100; 1.000010

对阶:小阶向大阶看齐, $\triangle E=E_A-E_B=1$,

对阶之后, 尾数相加和相减。

规格化:

相加结果需要右规 1 次,得: $[X+Y]_{\#}=0110$; 1.011111 相减结果需需左规 4 次,得: $[X-Y]_{\#}=0001$; 1.010000

$$\therefore X+Y = 2^{110} \times (-0.100001)$$
$$X-Y = 2^{001} \times (-0.110000)$$

(2) 浮点数: [X]_浮=1011; 0.101100

[Y]_#=1100; 1.011000

对阶:小阶向大阶看齐,△E=E_A-E_B=-1,

 $[X]_{\text{p}}$ ' =1100: 0.010110

对阶之后, 尾数相加和相减。

规格化:

相加结果需要左规一次,得:[X+Y]==1011; 1.011100

$$X+Y = 2^{-101} \times (-0.100100)$$
$$X-Y = 2^{-100} \times 0.1111110$$

(3) 浮点数: [X]=1101; 0.101100 [Y]=1111; 1.000100

对阶后: [X]率'=1111;0.001011

 尾数相加減后: [X+Y]=1111; 11.001111
 [X-Y]=1111; 01.000111

 尾数规格化后: [X+Y]=1111; 1.001111
 [X-Y]=0000; 0.100011

$$X+Y = 2^{-001} \times (-0.110001)$$

$$X-Y = 2^{000} \times 0.100011$$

第5章 存储系统和结构(教材P177)

- 17. 用容量为 16K×1 的 DRAM 芯片构成 64KB 的存储器。
- (2) 设存储器的读、写周期均为 0.5uS, CPU 的 1uS 内至少要访存一次, 试问采用那种刷新方式比较合理? 相邻两行之间的刷新时间间隔是多少? 对全部存储单元刷新一遍所需的实际时间是多少?

[解] 因为要求 CPU 在 1uS 内至少要访存一次,所以不能使用集中刷新方式,分散和异步刷新方式都可以使用,但异步刷新方式比较合理。

 $16K\times1$ 的 DRAM 芯片需要 14 位地址,所以行地址和列地址各 7 位,芯片存储阵列的行数为 2^7 =128,列数也是 128。

相邻两行之间的刷新间隔 = 最大刷新间隔时间 / 行数

= 2mS/128 = 15.625uS

取 15.5uS, 即进行读或写操作 31 次之后刷新一行。

对全部存储单元刷新一遍所需的实际刷新时间 = $0.5uS \times 128 = 64us$ 。


(每刷一行需占用 0.5uS 的时间,与读写周期相同)

补充 5-1. 有 8K×4 的静态 RAM 芯片,试组成一个 16K×8 的随机存储器,问需要多少芯片? 片选信号怎样产生? 若存储芯片的读写采用两条线(\overline{RD} 和 \overline{WR})进行控制,而系统提供的控制信号有 R/\overline{W} (高为读,低为写)和 \overline{MREQ} (为低时表示访问内存),试画出该存储器的组成逻辑图。

[解] 需要 RAM 芯片 4 片;

各芯片的片内地址线接外部提供的地址线的低 13 位 A₁₂₋₀;

4 片 RAM 的双向数据线按每两片(U1 和 U0, U3 和 U2)组成位扩展的方式分别接入数据线上,U1 和 U0 的片选线及U3 和 U2 的片选线及其逻辑见存储器的组成逻辑图如下:




18. 有一个 8 位机,采用单总线结构,地址总线 16 位 $(A_{15}\sim A_0)$,数据总线 8 位 $(D_7\sim D_0)$,控制总线中与主存有关的信号有 \overline{MREQ} (低电平有效允许访存)和 R/\overline{W} (高电平为读命令,低电平为写命令)。

主存地址分配如下:从 0~8191 为系统程序区,有 ROM 芯片组成;从 8192~32767 为用户程序区,最后(最大地址)2K 地址空间为系统程序工作区。(上述地址均用十进制表示,按字节编址)。


现有如下存储芯片: $8K\times8$ 的 ROM, $16K\times1$ 、 $2K\times8$ 、 $4K\times8$ 、 $8K\times8$ 的 SRAM。请从上述规格中选用芯片设计该主存储器,画出主存的连接框图,并指以画出片选逻辑及与 CPU 的连接。

[解]根据 CPU 的地址线、数据线,可确定整个主存空间为 $64K\times8$,系统程序区由 ROM 芯片组成,用户程序区和系统程序工作区均由 RAM 芯片组成。共需: $8K\times8$ 的 ROM 芯片 1片, $8K\times8$ 的 SRAM 芯片 3 片, $2K\times8$ 的 SRAM 芯片 1 片。

主存地址分配如下图所示。



主存的连接框图如下图所示。



片选信号的逻辑:

$$CS_{0} = \overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{MREQ} R/W$$

$$CS_{1} = \overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{MREQ}$$

$$CS_{2} = \overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{MREQ}$$

$$CS_{3} = \overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{MREQ}$$

$$CS_{73} = \overline{A_{15}} \overline{A_{14}} \overline{A_{13}} \overline{MREQ}$$

- **25.** 设某机主存容量为 4MB, Cache 容量为 16KB, 每块包含 8 个字, 每字 32 位, 设计一个四路组相联映像(即 Cache 每组内共有四个块)的 Cache 组织, 要求:
 - (1) 画出主存地址字段中各段的位数。
- (2) 设 Cache 的初态为空, CPU 需依次从主存第 0, 1, 2, …, (99?) 号单元读出 100 个字(主存一次读出一个字。), 并重复按此次序读 8 次, 问命中率是多少?
 - (3)若 Cache 的速度是主存的 6 倍, 试问有 Cache 和无 Cache 相比, 速度提高多少倍?、「解]
 - (1) 主存容量为 4MB, 按字编址, 所以主存地址为 20 位, 地址格式如下图所示:

(2) Cache 的地址格式为

主存第 0, 1, 2, ……, (99?) 号单元在第 0 区第 0~12 组中,被映射到 Cache 的第 0~12 组中,不存在映射时的组冲突。(参考教材 P170 图 5-29C)

由于 Cache 起始为空,所以第一遍读时每一块中的第一个单元没命中(此时要把该块的 8 个字都调入 Cache,这样 CPU 之后再读该块的其它单元就会命中(未考虑块调入过程)),而后面七遍读取时每个单元均可以命中。

命中率 = Nc/
$$(Nc+Nm)$$
 = $(100-13+7\times100)/(8\times100)=98.4\%$

(3) 设 Cache 的存取周期为 T,则主存的存取周期为 6T。


有 Cache 的访存时间 = H×Tc+ (1-H) × (Tm+Tc) = T+ (1-98.4%)×6T=1.096T 无 Cache 的访存时间为 6T

所以提高后的速度倍数=6/1.096=5.47 倍。

P281 (教材第7章)

4. 若对磁介质存储器写入数据序列 10011,请画出不归零-1 制、调相制、调频制、改进的调频制等记录方式的写电流波形。

「解] 写电流波形如下图所示:



5. 主存储器与磁介质存储器在工作速度方面的指标有什么不同?为什么磁盘存储器采用两个以上的指标来说明其工作速度?

[解] 主存储器速度指标主要有存取速度和存取周期,而磁介质存储器速度指标为平均存取时间,这是因为磁盘存储器首先需要将磁头移动到指定的磁道上(该过程可视为随机存取),然后等待记录块(扇区)旋转到磁头的下方才能进行读写,所以磁盘存储器的平均存取时间至少应当包括平均寻道时间和平均等待时间两部分器。

- **6.** 某磁盘组有六片磁盘,每片可有两个记录面,存储区域内径为 22cm,外径为 33cm, 道密度为 40 道/cm,位密度 400b/cm,转速 2400r/min。试问:
 - (1) 共有多少个存储面可用?
 - (2) 共有多少个圆柱面?
 - (3) 整个磁盘组的总存储器容量有多少?
 - (4) 数据传送率是多少?
- (5)如果某文件长度超过一个磁道的容量,应将它记录在同一存储面上还是记录在同一圆柱面上?为什么?
- (6)如果采用定长信息块记录格式,直接寻址的最小单位是什么?寻址命令中如何表示磁盘地址。

[解](1)6×2=12(面),共有12个存储面可用。

- (2) 40× (32-22) /2=220(道), 共有 220 个圆柱面。
- (3) $12 \times 22 \Pi \times 400 \times 220 = 73 \times 10^6$ (位)
- (4) 数据传送率= $(22\Pi \times 400) / (60/2400) = 1.1 \times 10^6 (b/s) = 0.138 \times 10^6 (B/S)$
- (5) 记录在同一圆柱面上。因为这样安排存取速度快。
- (6) 直接寻址的最小单位是扇区。[分配磁盘空间是以簇为单位] 磁盘地址为:驱动器号、圆柱面号、盘面号、扇区号。

第6章 中央处理器 (教材P221)

- 6. 某机 CPU 芯片的主振频率为 8MHz, 其时钟周期是多少 uS? 若已知每个机器周期平均包含 4 个时钟周期,该机的平均指令执行速度为 0.8MIPS,试问:
 - (1) 平均指令周期是多少?
 - (2) 平均每个指令周期含有多少个机器周期?
- (3) 若改用时钟周期为 0.4uS 的 CPU 芯片,则计算机的平均指令执行速度又是多少 MIPS?
 - (4)若要得到 40 万次/S 的指令执行速度,则应采用主振频率为多少 MHz 的 CPU 芯片? 「解】时钟周期 = $1\div8$ MHz = 0.125uS
 - (1) 平均指令周期 = $1 \div 0.8$ MIPS = 1.25uS
 - (2) 机器周期 = 0.125uS×4 = 0.5uS 平均每个指令周期的机器周期数 = 1.25uS÷0.5uS = 2.5
 - (3) 平均指令执行速度 = 1÷ $(0.4 \times 4 \times 2.5)$ = 0.25 MIPS
 - (4) 主振频率 = 8MHz×(0.8MIPS/0.4MIPS) = 4MHz
- **7.** 以一条典型的单地址指令为例,简要说明下列部件在计算机的取指周期和执行周期中的作用。
 - (1) 程序计数器 PC
 - (2) 指令寄存器 IR
 - (3) 算术逻辑运算部件 ALU
 - (4) 存储器数据寄存器 MDR
 - (5) 存储器地址寄存器 MAR

[解]


- (1) 程序计数器 PC: 存放指令地址
- (2) 指令寄存器 IR: 存放当前指令
- (3) 算术逻辑运算部件 ALU: 进行算逻运算
- (4) 存储器数据寄存器 MDR: 存放写入到内存或从内存读出的数据或指令
- (5) 存储器地址寄存器 MAR: 存放写入到内存或从内存读出的数据或指令的地址

以单地址指令"加1(INCA)"为例,该指令分为3个周期:取指周期、分析取数周期、执行周期。3个周期完成的操作如表所示。

	取指周期	分析取数周期	执行周期
PC	$(PC) \rightarrow MAR$	_	_
IR	指令→MDR→IR	_	_
ALU	(PC) +1	_	(A) +1
MAR	指令地址→MAR	$A \rightarrow MAR$	_
MDR	指令→MDR	$(A) \rightarrow MDR$	(A) +1→MDR

- 9. 指令和数据都存放在主存,如何识别从主存储器中取出的是指令还是数据? [解] 指令和数据都存放在主存,它们都以二进制代码形式出现,区分方法为:
- (1) 取指令或数据时所处的机器周期不同:取指令周期取出的是指令;分析取数或执 行周期取出的是数据。
- (2) 取指令或数据时地址的来源不同: 指令地址来源于程序计数器: 数据地址来源于 地址形成器件。

补充 6-1. 下图(a)为某模型机数据加工通路。其中 Σ 为并行加法器, $1→\Sigma$ 为最低位的



进位。A, B, C, D 为四 个寄存器, PA, PB, PC, PD 分别为四个寄存器的 数据接收信号, 且均为脉 冲信号。图中其余的 X→ X 控制信号均为电平信 号, 电平信号与脉冲信号 的时间关系如下图(b)所 示。试拟出在该图上实现 下列运算所需的微操作。

- (1) $D C \rightarrow D$
- (2) $D/2 + C \rightarrow D$
- (3) $D 1 \rightarrow D$
- $(4) \ 2C + 1 \rightarrow C$

[解]

功能说明


微操作控制信号

- (1) $\widehat{\text{1}}$ $C \rightarrow A$, $0 \rightarrow B$
- C→A, PA, PB
- \bigcirc $\overline{A} \rightarrow B$, $D \rightarrow A$
- $\Sigma \to B$, PB, D $\to A$, PA (此步也可分为两步)
- \bigcirc A+B+1 \rightarrow D
- $1 \rightarrow \Sigma$, PD
- $(2) \quad (1) \quad D \rightarrow A, \quad 0 \rightarrow B$
- D→A, PA, PB
- \bigcirc A/2 \rightarrow B, C \rightarrow A
- $1/2\Sigma$ →B, PB, C→A, PA (此步也可分为两步)
- \bigcirc A+B \rightarrow D
- PD
- (3) ① D \rightarrow A
- D→A, PA
- "FF" (全 1) → B (2)
- $\Sigma \to B$, $\overline{\Sigma} \to B$, PB (此步也可分为两步)
- \bigcirc A+B \rightarrow D
- PD
- (4) \bigcirc C \rightarrow A, "0" \rightarrow B C \rightarrow A, PA, PB

 - ② $2A \rightarrow B$, "0" $\rightarrow A$ $2\Sigma \rightarrow B$, PB, PA (此步也可分为两步)
 - \bigcirc A+B+1 \rightarrow C
- $1 \rightarrow \Sigma$, PC

补充 6-2. 某机运算器为三总线结构,三总线分别称为 B_1 , B_2 , B_3 , 连接 B_2 , B_3 的控制信号为 G。算逻部件 ALU 可进行 ADD, SUB, AND, OR, XOR 五种运算,输出多路器可进行直送 (V),左移一位 (L),右移一位 (R) 三种操作。三个通用寄存器 RO, R1, R2 都有输入和输出信号,如下图所示。

试写出实现下列功能所需的微操作: 1/2[R1-R2]→R1



[解] 完成该微操作只需一步 功能说明

① [R1-R2]再右移后→R1

微操作控制信号

 $R1 \rightarrow B_1$, $R2 \rightarrow B_2$, SUB, R, R1in

补充 6-3. 何谓同步控制?何谓异步控制?试比较它们的特点及应用场合。

答:同步控制方式有统一的时序信号,每一个操作均在规定的操作时间内完成;异步控制方式无统一的时序信号,操作之间切换由应答方式进行,每个操作时间根据需要,需长则长,能短则短。

同步控制方式多用于部件内部的时序控制(比如 CPU 内部); 异步控制方式多用于不同部件之间的操作(例如 CPU 与外设之间)

第7章 输入输出系统 (教材P333)

- 5. 程序查询方式、程序中断方式、DMA 方式各自适用什么范围?下面这些结论正确吗? 为什么?
- (1) 程序中断方式能提高 CPU 利用率,所以在设置了中断方式后就没有再应用程序查询方式的必要了。
- (2) DMA 方式能处理高速外部设备与主存间的数据传送,高速工作性能往往能覆盖低速工作要求,所以 DMA 方式可以完全取代程序中断方式。

[解]程序查询方式是主机与外设间进行信息交换的最简单方式,输入和输出完全是通过 CPU 执行程序来完成的。这种方式控制简单,但外设和主机不能同时工作,系统效率很低,仅适用于外设的数目不多、对 I/0 处理的实时要求不高、CPU 的操作任务比较单一、并不很忙的情况。

程序中断方式无需查询等待,外设在做好输入输出准备时,向主机发中断请求,主机接到请求后就暂时中止原来执行的程序,转去执行中断服务程序对外部请求进行处理,在中断处理完毕后返回原来的程序继续执行。程序中断不仅适用于外部设备的输入输出操作,也适用于对外界发生的随机时间的处理。由于完成一次程序中断还需要许多辅助操作,因此主要适用于中、低速外设。

DMA 方式是在主存与外设之间(注意不是主机与外设之间)开辟的数据通路,可以进行基本上不需要 CPU 介入的主存和外设之间的信息传送,这样不仅保证 CPU 的高效率,而且能满足高速外设的需要。DMA 方式只能进行简单的数据传送操作,在数据块传送的起始和结束时还需 CPU 及中断系统进行预处理和后处理。

由此可见:

题中(1)的结论不正确。程序查询方式接口简单,可用于外设与主存速度相差不大, 且外设数量较少的情况。

题中(2)的结论也不正确。DMA方式在结束一批数据传输后仍需程序中断方式做后处理。 此外,DMA方式每次只能作简单的数据传输,不能象中断方式那样可以作较复杂的处理。

6. 举例说明程序查询方式的工作原理。

[解]以从键盘上读取一个数据为例,其过程是: CPU 首先启动键盘工作,然后测试键盘状态,若键盘数据未准备就绪,则输入缓冲寄存器的内容不可以使用,继续查询; 若键盘数据已准备就绪,则执行输入指令取走该数据。这种方式的优点是控制简单,节省硬件,缺点是系统效率低。