



1) $y_1 = (x_1 \times x_2) \times [(x_1 \times (x_3 + x_4)) + (x_5 + x_6)]$
 $y_2 = (((x_6 + x_7) + x_8) + x_9) + x_{10}$

Data flow graph



Op	Crit Path	Dep	Priority	List
1	x	2	2	+
2	+	4	4	+
3	+	3	3	+
4	+	4	5	x
5	x	3	6	+
6	+	3	1	x
7	+	2	7	+
8	+	2	8	+
9	x	1	9	x
10	+	1	10	+

List scheduling



Melhor caso :

- critical path


Registro - Mul - Registro

$$t_{clk} = t_{pFF} + t_{pMul} + t_{SET} = 2 + 1 + 14 = 17ms$$

Ra	Rb	Rc	Rd	Re	Rout
a	b	c	d	e	
	z3	z2	z1	c	
					z4

$z_1 = d \times e$
 $z_2 = c(d \times e) = c z_1$
 $z_3 = a + b + c$
 $z_4 = z_3 + z_2$

2.




Na saída, Z4, mais vale colocar um registro adicional do que usar um mux para colocar noutro registro já existente, porque os registros ocupam menos área que os mux's.
 Esta é a datapath com melhor performance visto que o nosso critical path vai estar sempre limitado pelo multiplicador, neste caso em específico o multiplicador tem uma saída que no ciclo a seguir é a sua entrada, logo TEMOS de ter um multiplicador seguido de um mux, e este caminho não consegue ser melhorado, logo será ele a limitar o nosso clock.
 Relativamente à área, não creio que seja possível, reduzir muito mais!

Registos : 6 Área = $2 \times Add + Mul + 6 \times Reg + 4 \times Mux =$
 Mux 2:1 : 4 $= 2 \times 16 + 120 + 6 \times 10 + 4 \times 16 = 272$

$$t_{clk} = \max \begin{cases} t_{pMul} + t_{pMux} + t_{pFF} + t_{SET} = 14 + 3 + 2 + 1 = 20ms \rightarrow t_{clk} = 20ms \\ 2t_{pAdd} + t_{pMux} + t_{pFF} + t_{SET} = 10 + 3 + 2 + 1 = 16ms \end{cases}$$


Latency = $3 \times t_{clk} = 60ms$

Input: RST



	e_{m_a}	e_{m_b}	e_{m_c}	e_{m_d}	e_{m_e}	$e_{m_{out}}$	SeI	$SeII$	$SeIII$	$SeIV$	Estado
ImIt	1	1	1	1	1	—	0	0	0	0	1 1 0 0
C1	—	1	0	1	1	—	1	1	1	—	0 1 1 0
C2	—	0	1	—	—	—	—	—	—	1	1 0 1 0
C3	—	—	—	—	—	1	—	—	—	—	1 1 1 0
Done	—	—	—	—	—	0	—	—	—	—	0 0 1 1

3.



3 Barramentos

2 Subs

2 Mults

Ultimo andar pode ser 1 DSP

Throughput = 2 MAC

4.

b)

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
```

entity compd is

```
port ( p, q : in std_logic_vector ( 31 downto 0 );
      rst, en, clk : in std_logic;
      addr : out std_logic_vector ( 8 downto 0 );
      d : out std_logic_vector ( 34 downto 0 )
    );
```

end compd;

architecture behavioral of compd is

```
signal p1, p2, q1, q2 : unsigned(15 downto 0);
signal s1, s2 : signed(16 downto 0);
signal m1, m2 : signed(33 downto 0);
signal SigD : signed(34 downto 0);
signal SigAddr : signed(8 downto 0);
```

begin

```
p2 <= unsigned(p(31 downto 16));
p1 <= unsigned(p(15 downto 0));
q2 <= unsigned(q(31 downto 16));
q1 <= unsigned(q(15 downto 0));
```

-- arithmetic operations

```
s1 <= signed(p1) - signed(q1);
s2 <= signed(p2) - signed(q2);
```

```
m1 <= s1 * s1;
m2 <= s2 * s2;
```

```
SigD <= m1 + m2
```

process(clk)

begin

```
if (clk = '1' and clk'event) then
  if (rst = 1) then
    d = (others => '0');
  elsif (en=1) then
    d = std_logic_vector(SigD);
  end if;
end if;
```

end process;

```
SigAddr = Sig(addr) + 1;
```

process (clk)

begin

```
if (clk'event and clk = '1') then
  if (rst = 1) then
    addr = (others => '0');
  elsif (en=1) then
    addr = std_logic_vector(SigAddr);
  end if;
end if;
```

end process;

end behavioral;

$p, q : Q_{12.4}$

a) $s_i : Q_{13.4}$

$m : Q_{26.8}$

$d : Q_{27.8}$

c) $p_1 = FFF0 = 1111\ 1111\ 1111\ 0000 = (2^{12}-1).0 = 4095.0$

$p_2 = 0018 = 0000\ 0000\ 0001\ 1000 = 1.5$

5. a) $t_{clk} = t_{PFF} + t_{SET} + \max\{t_{PLog}\} = 4 + 2 + 10 = 16\ ms$

b) $s, m \quad t'_{clk} = t_{clk} - \delta = 16 - 3 = 13\ ms$

c) $\delta \ll \min(t_{PLog}) + t_{PFF} - t_{Hold}$

$\delta \ll 3 + 4 - 1 \Leftrightarrow \delta \ll 6\ ms \Rightarrow$ Não vai funcionar independentemente do clock