

List scheduling

Ciclo 1

Melhor caso:

- Crilical palh

Registo - Mul - Registo

 $t_{clK} = t_{\rho_{FF}} + t_{\rho_{MU}} + t_{SET} = 2 + 1 + 14 = 17 \,\text{ms}$

C166 2

+


Ciclo3

(+)

(+)

Ciclo4

2.




Ra Rout RY Rc

Na saída, Z4, mais vale colocar um registo adicional do que usar um mux para colocar noutro registo já existente, porque os registos ocupam menos área que os mux's.

Esta é a datapath com melhor performance visto que o nosso critical path vai estar sempre limitado pelo multiplicador, neste caso em especifico o multiplicador tem uma saída que no ciclo a seguir é a sua entrada, logo TEMOS de ter um multiplicador seguido de um mux, e este caminho não consegue ser melhorado, logo será ele a limitar o nosso clock. Relativamente à área, não creio que seja possível, reduzir muito mais!


Registos: 6 Área = 2 x Add + Mul + 6 x Reg + 4 x Mux = Mux 2:1: 4 $= 2 \times 16 + 120 + 6 \times 10 + 4 \times 16 = 272$

$$t_{c|K} = Max \begin{cases} t_{PMul} + t_{P_{Mux}} + t_{P_{FF}} + t_{SET} = 14 + 3 + 2 + 1 = 20 \text{ ms} \implies t_{c|K} = 20 \text{ ms} \\ 2t_{PMJ} + t_{P_{Mux}} + t_{P_{FF}} + t_{SET} = 10 + 3 + 2 + 1 = 16 \text{ ms} \end{cases}$$



Pode ser constantes Latency = 3xtclk = 60 ms end ena ℓ_{m_L} SelII 5e[III c_{ne} SelI Sel II Estado Init 1 O 1100 ٥ C1 1 0 C_2 O C3 Dome 0011 0 4 Valid 61 b2

6)



2 Subs

2 Muls

U ultimo andar jodu sus sã 105P

Throughput = 2MAC

```
4.
     library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
     use IEEE.NUMERIC_STD.ALL;
     entity compd is
            port ( p, q : in std_logic_vector ( 31 downto 0 );
                  rst, en, clk : in std_logic;
                  addr : out std_logic_vector ( 8 downto 0 );
                  d: out std_logic_vector (34 downto 0)
           );
     end compd;
     architecture behavioral of compd is
           signal p1, p2, q1, q2: unsigned(15 downto 0);
           signal s1, s2 : signed(16 downto 0);
           signal m1, m2 : signed(33 downto 0);
           signal SigD: signed(34 downto 0);
           signal SigAddr: signed(8 downto 0);
     begin
     p2 <= unsigned(p(31 downto 16));</pre>
     p1 <= unsigned(p(15 downto 0));
     q2 <= unsigned(q(31 downto 16));
     q1 <= unsigned(q(15 downto 0));
     -- arithmetic operations
     s1 \le signed(p1) - signed(q1);
     s2 <= signed(p2) - signed(q2);</pre>
     m1 <= s1 * s1;
     m2 <= s2 * s2;
     SigD \le m1 + m2
     process(clk)
     begin
           if (clk = '1' and clk'event) then
                  if (rst = 1) then
                        d = ( others => '0' );
                  elsif (en=1) then
                        d = std_logic_vector(SigD);
           end if;
     end process;
     SigAddr = Sig(addr) + 1;
     process (clk)
     begin
           if (clk'event and clk = '1') then
           if (rst = 1) then
                  addr = ( others => '0' );
           elsif (en=1) then
                  addr = std logic vector(SigAddr);
           end if;
     end process;
     end behavioral;
```

```
Peq: Q12.4
                         c) p<sub>1</sub> = FFFO = 1111 1111 1111.0000 = (2<sup>12</sup>-1).0 = 4095.0
a) 5:: Q<sub>13.4</sub>
                                  P2 = 0018 = 0000 0000 0001.1000 = 1.5
     m: Q26.8
     D: 927.8
```

5. a)
$$t_{c/k} = t_{P_{FF}} + t_{SET} + M_{ax} \left\{ t_{P_{Log}} \right\} = 4 + 2 + 10 = 16 \text{ ms}$$

b) S.m $t_{c/k}' = t_{c/k} - 8 = 16 - 3 = 13 \text{ ms}$