

## 计算机组成原理

授课老师: 吴炜滨

#### 大纲



- ▶算术逻辑单元
  - ALU电路
  - 快速加法器

#### 大纲




- > 算术逻辑单元
  - ALU电路

#### ALU电路



- ALU: 算术逻辑单元
  - 集成了算术运算和逻辑运算的运算电路
  - *A<sub>i</sub>* , *B<sub>i</sub>* : 输入的操作数
  - *F<sub>i</sub>*: 运算结果
  - k<sub>i</sub>不同取值决定做哪一种算术或逻辑运算
  - 组合逻辑电路
    - 没有记忆功能,输入消失,输出端的运算结果也会消失
    - 为了保存结果, 使运算稳定, 输入输出端都连接寄存器



#### ALU电路



#### ■ 四位ALU 74181外特性

M = 0: 算术运算

• *M* = 1 : 逻辑运算

•  $S_3 \sim S_0$ : 不同取值,可做不同运算

• *A<sub>i</sub>* , *B<sub>i</sub>* : 输入的操作数


• *F<sub>i</sub>*: 运算结果

•  $C_{-1}$ : 最低位的外来进位

• *C*<sub>n+4</sub>: 向高位的进位

• *G*、*P*: 供先行进位使用 (成组进位 生成、传递函数)

• *A* = *B*: 判断两操作数是否相等



#### 大纲




- > 算术逻辑单元
  - 快速加法器
    - 全加器
    - 串行加法器
    - 并行进位链
    - 多位快速加法器

### 全加器



- 加法器
  - 算术运算电路的核心
  - 所有算术运算都基于加法器实现
- 一位全加器



$$S_i = X_i \oplus Y_i \oplus C_i$$

$$C_{i+1} = X_i Y_i + (X_i \oplus Y_i) C_i$$


### 全加器

#### ■ 一位全加器

- 假设与门、或门的传播时间延迟是T
- 异或门的传播时间延迟是3T
- 和数 $S_i$ 的时间延迟为
  - 6T
- 进位输出 $C_{i+1}$ 的时间延迟为
  - 5T

$$S_i = X_i \oplus Y_i \oplus C_i$$


$$C_{i+1} = X_i Y_i + (X_i \oplus Y_i) C_i$$




### 串行加法器



- n位串行加法器
  - 假设与门、或门的传播时间延迟是T
  - 异或门的传播时间延迟是3T





#### 串行加法器



#### ■ n位串行加法器

- 高位全加器必须等待低位进位输入后才能开始运算,影响加法器速度
- 能否提前产生各位的进位输入
  - 使得各位的加法运算能并行起来
  - 即可提高多位加法器运算速度

#### ■ 进位链

- 传送进位的电路
- 串行进位链: 进位信号串行传递
- 并行进位链 (先行进位, 跳跃进位): 进位信号同时产生



#### ■进位链逻辑表达式分析

• 
$$S_i = X_i \oplus Y_i \oplus C_i$$

• 
$$C_{i+1} = X_i Y_i + (X_i \oplus Y_i) C_i$$

• 
$$G_i = X_i Y_i$$

• 进位生成函数Generate

• 
$$P_i = X_i \oplus Y_i$$

- 进位传递函数Propagate
- $P_i$ 、 $G_i$ : 只与操作数有关

$$\bullet \ C_{i+1} = G_i + P_i C_i$$



#### ■进位链逻辑表达式分析

• 
$$C_1 = G_0 + P_0 C_0$$

• 
$$C_2 = G_1 + P_1C_1$$

•

• 
$$C_n = G_{n-1} + P_{n-1}C_{n-1}$$

- 高位运算依赖于低位进位
  - 计算不能并行
- 能否提前得到各位的进位输入?



■进位链逻辑表达式分析

$$C_1 = G_0 + P_0 C_0$$

$$C_2 = G_1 + P_1 C_1$$

$$= G_1 + P_1 (G_0 + P_0 C_0) = G_1 + P_1 G_0 + P_1 P_0 C_0$$

$$C_3 = G_2 + P_2C_2$$

$$= G_2 + P_2(G_1 + P_1G_0 + P_1P_0C_0)$$

$$= G_2 + P_2G_1 + P_2P_1G_0 + P_2P_1P_0C_0$$



#### ■进位链逻辑表达式分析

• 
$$C_n = G_{n-1} + P_{n-1}G_{n-2} + P_{n-1}P_{n-2}G_{n-3} + \dots + P_{n-1}P_{n-2} \dots P_1P_0C_0$$

- 进位输出仅与最低位进位输入C<sub>0</sub>有关
- $G_i = X_i Y_i$ ,  $P_i = X_i \oplus Y_i$
- $P_i$ 、 $G_i$ : 只与操作数有关,可提前产生
- 之后各进位可并行产生
- 所求进位位数n越高,该并行进位链电路复杂度越高
- 通常按照4位一组进行分组运算
  - $C_4 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0C_0$
  - 先并行产生各 $P_i$ 、 $G_i$
  - 再并行产生各进位 $C_4$ ,  $C_3$ ,  $C_2$ ,  $C_1$




- 与门异或门电路: 生成所有G、P
  - 假设与门、或门的传播时间延迟是T
  - 异或门的传播时间延迟是3T

#### 总时间延迟3T

=1 异或门

& | 与门






- 先行进位电路: 产生各进位
  - 假设与门、或门的传播时间延迟是T

总时间延迟2T

• 异或门的传播时间延迟是3T

≥1 或门

│&│ 与门





#### ■ 4位快速加法器


- 和数?
- $S_3 = X_3 \oplus Y_3 \oplus C_3 = P_3 \oplus C_3$
- $S_2 = X_2 \oplus Y_2 \oplus C_2 = P_2 \oplus C_2$
- $S_1 = X_1 \oplus Y_1 \oplus C_1 = P_1 \oplus C_1$
- $S_0 = X_0 \oplus Y_0 \oplus C_0 = P_0 \oplus C_0$
- 进位信号得到后, 求和只需一级异或门3T即可完成




- 4位快速加法器
  - · 与门异或门电路+先行 进位电路
  - 假设与门、或门的传播时 间延迟是T
  - 异或门的传播时间延迟是 3T


异或门

## 总时间延迟8T



- 16位加法器
  - 组内先行进位
  - 组间串行进位
  - 可否组间并行?
    - 能否并行产生C<sub>16</sub>, C<sub>12</sub>, C<sub>8</sub>, C<sub>4</sub>







#### ■进位链逻辑表达式分析

• 
$$C_4 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0C_0$$

• 
$$G^* = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0$$

- 成组进位生成函数
- 只与操作数有关

• 
$$P^* = P_3 P_2 P_1 P_0$$

- 成组进位传递函数
- 只与操作数有关

• 
$$C_4 = G^* + P^*C_0$$

- $C_1 = G_0 + P_0C_0$  上下两式形式一样
- *C*<sub>4</sub>可由*G*\*, *P*\*, *C*<sub>0</sub>直接得到



#### ■进位链逻辑表达式分析

• 
$$C_1 = G_0 + P_0 C_0$$


• 
$$C_2 = G_1 + P_1C_1$$

• 
$$C_3 = G_2 + P_2C_2$$

• 
$$C_4 = G_3 + P_3C_3$$

#### ■ 构建4位快速加法器

- 并行得到各小组内G, P (只与操作数有关)
- 利用先行进位电路并行得到各小组内进位 $C_4$ ,  $C_3$ ,  $C_2$ ,  $C_1$





#### ■进位链逻辑表达式分析

$$\cdot C_1 = G_0 + P_0 C_0$$

$$C_4 = G_0^* + P_0^* C_0$$

• 
$$C_2 = G_1 + P_1C_1$$

$$C_8 = G_1^* + P_1^*C_4$$

• 
$$C_3 = G_2 + P_2C_2$$


$$C_{12} = G_2^* + P_2^* C_8$$

• 
$$C_4 = G_3 + P_3C_3$$

$$C_{16} = G_3^* + P_3^* C_{12}$$

#### ■ 构建16位快速加法器


- 并行得到各小组内 $G^*$ ,  $P^*$  (只与操作数有关)
- 利用先行进位电路并行得到各小组间进位 $C_{16}$ ,  $C_{12}$ ,  $C_{8}$ ,  $C_{4}$



THE WALL STORY THAT ENGLISH


- ■可级联的先行进位电路
  - 假设与门、或门的传播时间延迟是T

#### 总时间延迟2T






- 先行进位芯片 CLA74182
  - 输入
    - 组内进位生成函数 $G_3 G_0$
    - 组内进位传递函数 $P_3 P_0$
    - 最低位进位输入C<sub>0</sub>
  - 输出
    - 先行进位输出 C<sub>4</sub> C<sub>1</sub>
    - 成组进位传递函数P\*
    - 成组进位生成函数G\*
  - 2级门电路延迟






- ■16位快速加法器
  - 4个4位快速加法器+先行进位芯片 CLA74182






- ■时间延迟分析
  - 经过1T: 产生各G。经过3T: 产生各P
    - 经过6T: 产生S<sub>0</sub>
  - 经过4T: 产生各 $P^*$ 。经过5T: 产生各 $G^*$ ,第一个4位快速加法器的各进位 $C_4 C_1$






- ■时间延迟分析
  - 经过4T: 产生各 $P^*$ 。经过5T: 产生各 $G^*$ ,第一个4位快速加法器的各进位 $C_4 C_1$ 
    - 经过8T: 产生S<sub>3</sub> S<sub>1</sub>
  - 经过7T: 产生 $C_{16}$ ,  $C_{12}$ ,  $C_{8}$ ,  $C_{4}$  (即图中CLA 74182的进位输出 $C_{4}-C_{1}$ )






- ■时间延迟分析
  - 经过7T: 产生 $C_{16}$ ,  $C_{12}$ ,  $C_{8}$ ,  $C_{4}$  (即图中CLA 74182的进位输出 $C_{4}-C_{1}$ )
    - 经过10T: 产生S<sub>12</sub>, S<sub>8</sub>, S<sub>4</sub>
  - 经过9T: 产生 $C_{16} C_{13}$ ,  $C_{12} C_{9}$ ,  $C_{8} C_{5}$  (即图中各四位快速加法器的进位输出)






- ■时间延迟分析
  - 经过9T: 产生 $C_{16} C_{13}$ ,  $C_{12} C_{9}$ ,  $C_{8} C_{5}$  (即图中各四位快速加法器的进位输出)
    - 经过12T: 产生剩余全部和数 $S_{15} S_{13}$ ,  $S_{11} S_{9}$ ,  $S_{7} S_{5}$






- ■时间延迟分析
  - 产生全部和数所需时间: 12T
  - 对比组内先行进位、组间串行进位的16位加法器
    - 产生全部和数所需时间少了2T





- 32位快速加法器
  - 由两个16位快速加法器串联得到





# 谢谢!