v0.8.0-beta.2 — 两张工程规划图与配置变化接续

让 AI 沿用你的工程结构完成实现，用两张图讲清连接与运行逻辑；你修改配置后，它还能根据最新工程继续工作。

本版带来什么

• 完整规划提供两张配套图：引脚功能分配，以及任务/外设执行逻辑。裸机、RTOS、FPGA 按实际运行方式表达；未知引脚保留待确认。
• 图稿可以继续维护：提供五份可编辑 SVG 模板和轻量绘图脚本；PNG 依赖已有渲染条件，不自动安装软件。
• 交付前自行检查：修复不可见图元与文件名处理，增加模块排版、文字区域和四类局部诊断，并要求查看最终图件。
• 跟随当前配置接续：保留原生配置和用户结构；小修改、首次只读概览不额外要求绘图。

怎样开始

首次试用建议下载 embedded-project-workflow-source-v0.8.0-beta.2.zip。已有工程只需 Skill 时，下载 embedded-project-workflow-v0.8.0-beta.2.zip；Vivado 原创示例独立提供。使用同页 SHA256SUMS.txt 核对下载文件。

解压后让 AI 显式读取实际 SKILL.md，给出工程副本与一个具体目标。不需要先安装或自动启用。只读入门需要已有 Python 3.12，厂商工具生成/构建仍依赖本机条件与任务授权。

验证与边界

beta.2 本地独立验证共 11 项首次交付通过复核，包含 9 对图和 2 项不扩展绘图的任务。允许交付前自检修正；这不是所有命令一次成功，也不是统计提效证明。真实隔离案例完成 STM32 100→200 ms 当前源码契约与目标构建，以及 FPGA 125→100 MHz IP 生成、XSim、综合和空目录重建。

局部诊断可能漏报共端点 T 形，不能代替图面与工程检查；私有 STM32 检查仅有 100/200 ms 证据；FPGA 历史外层日志异常与原生阶段结果分开记录。新用户真人试用、Linux PNG、板测、Vitis A53 软件构建和 ESP-IDF 原生构建仍未覆盖。

支持矩阵 · beta.2 验证与原始失败 · 使用入口

历史本地报告中的“未发布、远端 CI 未执行”保留其当时身份，下面的发布核验记录单独说明本次远端结果。厂商框架、完整生成树、私有工程与原始个人日志不在附件内。

本次发布核验

• 发布提交：29a9126，PR #4。
• 合并提交 CI 全部通过：Windows/Linux 只读与标准库绘图、主机 C/Model 契约、执行器故障处理、打包与解压入口。CI 不运行厂商工具或硬件。
• 发布副本普通与优化模式各 163 项回归通过；独立复核无发布阻断。
• 合并后全新克隆准确提交，376 份公开文件与审阅来源一致；重新校验、三包构建和解压演练通过，四个附件与 GitHub Actions 产物逐字节一致。

附件 SHA-256

8c1bd51885c5c25c11a149e0d7a1aa1ff817560da0b4ee211c11405014c82714  embedded-project-workflow-v0.8.0-beta.2.zip
c0576af0e6d0ace6307ea57d2ae390cdab7561018ac231d3fe90c6e4a72cd4a7  vivado-examples-v0.8.0-beta.2.zip
48ca430dc9b4ff15cd5e92eb34c1ad653fa4aa1c7bbb3636cf3556e03484376b  embedded-project-workflow-source-v0.8.0-beta.2.zip