实验十二

数码管显示译码器的实现

实验目的


- ▶掌握一位数码管显示译码器的工作原理
- ■学习Verilog HDL语言中的CASE语句
- 一学习在Vivado开发环境下电路仿真的过程和方法
- ▶熟练掌握在Vivado开发环境下运用Verilog HDL语言实现显示译码器电路的描述、综合、实现、仿真和下载

(一) 数码管显示译码器的工作原理 及硬件语言描述


实验原理


七段显示数码管的使用

LED七段显示器分为共阴极和共阳极两种。它们所需要的显示译码器各不相同。




七段显示器的外形结构







七段显示数码管的使用



8421BCD码——七段显示译码器真值表

						I							
驱动共阴极LED		D	С	В	A	a	b	С	d	е	f	g	DP
七段显示器	0	0	0	0	0	1	1	1	1	1	1	0	0
	1	0	0	0	1	0	1	1	0	0	0	0	0
	2	0	0	1	0	1	1	0	1	1	0	1	0
	3	0	0	1	1	1	1	1	1	0	0	1	0
	4	0	1	0	0	0	1	1	0	0	1	1	0
a	5	0	1	0	1	1	0	1	1	0	1	1	0
f g b	6	0	1	1	0	0	0	1	1	1	1	1	0
fl <u>g</u> lb	7	0	1	1	1	1	1	1	0	0	0	0	0
e c	8	1	0	0	0	1	1	1	1	1	1	1	0
d ODP	9	1	0	0	1	1	1	1	0	0	1	1	0
0 12 3 9	10	1	0	1	0								
0 10 0 1	11	1	0	1	1								
58388	12	1	1	0	0			J -	T 	ェ/士	•		
20 102	13	1	1	0	1			1.	王意	引且			
	14	1	1	1	0								
	15	1	1	1	1								
					_								

8421BCD码——七段显示译码器真值表

驱动共阴极LED		D	С	В	A	а	b	С	d	е	f	g	DP
七段显示器	0	0	0	0	0	1	1	1	1	1	1	0	0
	1	0	0	0	1	0	1	1	0	0	0	0	0
	2	0	0	1	0	1	1	0	1	1	0	1	0
	3	0	0	1	1	1	1	1	1	0	0	1	0
	4	0	1	0	0	0	1	1	0	0	1	1	0
<u>_a</u> _	5	0	1	0	1	1	0	1	1	0	1	1	0
f g b	6	0	1	1	0	0	0	1	1	1	1	1	0
	7	0	1	1	1	1	1	1	0	0	0	0	0
/ e c	8	1	0	0	0	1	1	1	1	1	1	1	0
d °DP	9	1	0	0	1	1	1	1	0	0	1	1	0
0 1834	10	1	0	1	0								100
	11	1	0	1	1								
1881388	12	1	1	0	0				无题	ə 7	_		
	13	1	1	0	1				\U\				
	14	1	1	1	0								
	15	1	1	1	1								

8421BCD-七段显示译码器 (显示0~9) 主程序

- module decoder_7seg (
- input [3:0] ain, //输入四位二进制码
- output reg [7:0] seg, //段码
- output [5:0] dig //位码
- **-**/
- assign dig = 6'b011111;//显示在左边第一个数码管

```
decoder_7seg

seg[7:0]

ain[3:0]

dig[5:0]
```

```
always@(ain)
    case(ain)
    4'b0000: seg = 8'b111111100;//a~g
    4'b0001: seg = 8'b01100000;
    4'b0010: seg = 8'b11011010;
    4'b0011: seg = 8'b11110010;
    4'b0100: seg = 8'b01100110;
    4'b0101: seg = 8'b10110110;
    4'b0110: seg = 8'b001111110;
    4'b0111: seg = 8'b11100000;
    4'b1000: seg = 8'b111111110;
    4'b1001: seg = 8'b11100110;
     default: seg = 8'b00000000;
    endcase
endmodule
```

本实验中Verilog的关键语句

多分支语句 case语句

适于对同一个控制 信号取不同的值时, 输出取不同的值!

- 当敏感表达式取不同的值时, 执行不同的语句。
- **功能**: 当某个(控制)信号取不同的值时,给另一个(输出)信号赋不同的值。常用 于多条件译码电路(如译码器、数据选择器、状态机、微处理器的指令译码)!
- /case语句有3种形式: case, casez, casex——是case语句的两种变体

case语句

case (敏感表达式)

值1: 语句1;

值2: 语句2;

值n: 语句n;

default: 语句n+1;

endcase

case语句与 if-else语句 有什么区别呢?

If-else对于每个判定只有两个分支

本实验中Verilog的关键语句

➡说明:


- **■**其中"敏感表达式"又称为"控制表达式",通常表示为控制信号的某些位。
- ■值1~值n称为分支表达式,用控制信号的具体状态值表示,因此又称为<mark>常量</mark>表达式。
- default项可有可无,一个case语句里只能有一个default项!但在组合电路设计中,为避免生成隐含锁存器,在case语句最后必须写上default项。
- ●值1~值n必须互不相同,否则矛盾。
- ●值1~值n的位宽必须相等,且与控制表达式的位宽相同。

实验十二数码管显示译码器的实现


 $(\underline{})$

BCD码-七段显示译码器 (0~9) 设计到下载主要流程


创建新的工程




创建一个新的设计文件




创建一个新的约束文件




选择器件类型 (xc7a35tftg256-1)




新工程概要




定义新的模块名




双击模块名,添加设计文件代码,按保存




如果设计文件代码有语法错误,右侧色块显示为红色




查看RTL分析原理图






```
decoder 7seg.xdc
Project Summary
                X
                                                                        ? 0 0
     set_property PACKAGE_PIN R6 [get_ports {ain[3]}]
    set_property PACKAGE_PIN T7 [get_ports {ain[2]}]
    set_property PACKAGE_PIN T8 [get_ports {ain[1]}]
                                                  对应开发板上七
    set_property PACKAGE_PIN T9 [get_ports {ain[0]}
                                                  段数码管
    set_property IOSTANDARD LVCMOS33 [get_ports {ain[3]
    set property IOSTANDARD LVCMOS33 [get ports
                                           [ain[1]}]
    set_property IOSTANDARD LVCMOS33 [get_po
    set_property IOSTANDARD LVCMOS33 [g__ports {ain[0]}]
    set_property PACKAGE_PIN N11 [get_ports {dig[5]}]
    set_property PACKAGE_PIN N14 get_ports {dig[4]}]
    set_property PACKAGE_PII N13 get_ports {dig
                                               设置为LVCMOS33
    set_property PACKAGE_PIN M12 get_ports {di
                                                的电平标准
    set_property PACKACE PIN H13
                                 _ports [dig[1]]
    set_property FACKAGE_PIN 42 [get_ports {dig[0]}]
    set_property IOSTANDARD LVCMOS33 [get_ports {dig[5]}]
    set_property IOSTANDARD LVC OS33 [get_ports {dig[4]}]
    set_property IOSTANDARD LVC (OS33 [get_ports {dig[3]}]
    set_property [OSTANDARD LYCMOS33 [get_ports {dig[2]}]
20 set property IOSAUDAPH LUCMOS33 [get ports [dig[1]]]
```

七段数码管引脚资料




	N11₽	DIG5₽	IO₽	輸出₽	位码5₽
	N14₽	DIG4₽	IO₽	輸出₽	位码 4-₽
	N13₽	DIG3₽	IO₽	輸出↩	位码3₽
	M12₽	DIG2₽	IO₽	輸出₽	位码2₽
	H13₽	DIG1₽	IO₽	輸出↩	位码1₽
	G12₽	DIG0₽	IO₽	輸出↩	位码 0₽
₩ҺҬП҅ҍ҅҅҅	P11 <i>₽</i>	A₽	IO₽	輸出↩	段码 0₽
数码管₽	N12₽	B₽	IO₽	輸出₽	段码1₽
	L14₽	C₽	IO₽	輸出↩	段码2₽
	K13₽	D₽	IO₽	輸出↩	段码3₽
	K12₽	E₽	IO₽	輸出↩	段码 4-2
	P13 <i>₽</i>	F₽	IO₽	輸出↩	段码 5₽
	M14₽	G₽	IO₽	輸出₽	段码 6₽
	L13₽	DP₽	IO₽	輸出₽	段码7₽

创建一个新的仿真文件 (此步可跳过)




此时只能进行 行为仿真


选择生成比特流文件(同时自动开始执行前面的综合和实现步骤)




执行生成比特流文件




已生成比特流文件, 选打开硬件管理器




将硬件插入USB口, 打开目标器件, 选自动连接到硬件



已连接上FPGA硬件




下载比特流文件到FPGA底板



实验十二数码管显示译码器的实现

(三) 七段显示译码器的行为仿真主要流程

仿真文件




仿真文件常见的形式

```
module t;
reg ...; //输入/输出变量类型定义
wire...; //输入/输出变量类型定义
initial begin ...; ...; end ....//产生激励信号
always #delay begin ...; end ....//产生激励信号
    设计模块名
                实例名
Testedmd m(.in1(ina), .in2(inb), .out1(outa),
 .out2(outb));
//设计模块的实例引用
initial begin ....; .... end //记录输出和响应
endmodule
```

仿真文件

仿真文件中常用的过程块:




所有的过程块都 在0时刻同时启 动;它们是并行 的,在模块中不 分前后。

- initial块 只 执行一次。
- always块 只要符合触发条件可以循环执行。


七段显示译码器仿真文件

```
module sim_1;
  reg [3:0] ain;
  wire [7:0] seg;
  wire [5:0] dig;
  decoder0_9 uut(ain,seg,dig);
  initial
    begin
            Unit under test的缩写
    ain = 0;
    end
  always #10 ain = ain+1;
endmodule
```


打开当前工程,点击创建文件




创建一个新的仿真文件



输入仿真文件名




输入仿真模块名




创建了仿真文件后的源窗口

Sources **★ +** ? • 0 → □ Design Sources (1) @ decoder0_9 (decoder0_9.v) ∨ □ Constraints (1) → □ constrs_1 (1) con1.xdc → □ Simulation Sources (2) @ decoder0_9 (decoder0_9.v) sim_1 (sim_1.v)


添加了仿真文件代码后的源窗口




选择行为级仿真




按三角符号开始仿真




调整仿真波形的显示



选中变量,单击鼠标右键,改变变量的进制数(便于查看结果)




行为仿真波形图



将仿真波形里的输入输出值与设计文件里的对应值相比较,验证设计结果是否正确。

将下面的仿真波形和上面的设计文件相对照



实验十二数码管显示译码器的实现

(四)实验内容



实验内容

- 1、用Verilog HDL语言完成8421BCD码译码显示电路设计。在最左边的1位七段数码管显示数字0~9,以开发板上拨动开关为输入、数码管为输出,完成下载和仿真测试。查看RTL分析原理图。
- 2、用Verilog HDL语言完成4位二进制译码显示电路设计。在最右边的1位数码管上显示数字0~F(0、1、2......9、A、b、c、d、E、F),完成下载和仿真测试。查看RTL分析原理图。

