课程说明：
- 阶段一：第一周，基本verilog学习，掌握完成课程实验所需的基础
- 阶段二：第二到四周，基于ModelSim/iverilog来模拟开发，实现课程实验主要功能
- 阶段三：第五六周，学习Nexys DDR开发板使用
- 阶段四：第七周-期末，基于模拟器或者真实开发板（能拿更高分）完成最终课程实验
| 日期 | 文档 | 内容 |
|---|---|---|
| 2026-04-16 | Lab1 | 学习用iverlog编译verilog代码，以及用GTKWave查看波形 |
| 2026-04-23 | Lab2 | 读单周期CPU参考代码，运行代码查看波形 |
| 2026-04-30 | Lab3 | 在单周期CPU上添加2条指令 |
| 2026-05-07 | Lab4 | 在流水线CPU上添加2条指令 |
| 2026-05-14 | Lab5 | 学习使用Nexys DDR开发板 |
| 2026-05-21 | Lab6 | 学习使用Nexys DDR开发板 |
| 待定（投票） | -- | 看是否需要额外增加一次线下课程来使用开发板 |
| 待定 | Final | 最终验收 |