Lab 4: Finite State Machines

Group 3:109060013 張芯瑜 109062328 吳邦寧

Design Explanation

1. Content-addressable memory

(1) 設計說明:

利用 register 創造一個可存放 16 個 8 bit 數字的空間 CAM。

當 ren = 1 時,我們由存放位置序號較大的,也就是 CAM[4'b1111] 開始找起,整個運算利用 if else 判斷。若有存放的數字與 din 相同,則將下一個 clock 的 dout 設為該數字存放位置,且 hit 設為 1。若有兩位置皆存放與 din 相同的值,會因為先後順序而選擇位置序號較大的作為輸出。當跑完整個 CAM 仍然沒找到與 din 相同的值時,則輸出 dout = 0 和 hit = 0。


當 ren = 0 且 wen = 1 時,將 din 值在下一個 clock 時存入 CAM 的第 addr 個位置。當 ren = 0 且 wen = 0,則輸出 dout = 0 和 hit = 0。

(2) 驗證:

測試資料 #1

測試以下情況:


- ren=1且 wen=1,不會寫資料,只會進行讀取。
- ren = 1 且 wen = 0, 讀取資料,且讀不到時將輸出歸零。
- ren = 0 且 wen = 1,將資料寫入正確位置。
- ren = 0 且 wen = 0,不進行任何動作,並將輸出歸零。



2. Scan Chain Design

(1) 設計說明:

首先,跟著規格設計 Scan DFF。



接下來,利用內建的乘法運算子實作乘法器,再將資料打回 Scan DFF。


```
wire [7:0] p;
wire [3:0] a, b;
assign p = a * b;
assign scan_out = b[0];
```

利用上述兩個設計,即可完成題目所需之要求。

(2) 驗證:


測試資料 #1

讓所有輸入都是高電位。



測試資料 #2


讓所有輸入都是低電位。



3. Built In Self Test

(1) 設計說明:


跟著規格設計 BIST 即可。



(2) 驗證:


測試資料 #1

讓輸入等8個 clocks



測試資料 #2


讓輸入等 16 個 clocks




4. Mealy Machine Pattern Detector

(1) 設計說明:


首先,將所有模式放入字典樹內。




接下來,增加節點,各自代表無法匹配的狀態。紅色的邊代表找到匹配,黑色的邊代表沒有找到匹配。




嘗試過但失敗的設計說明: 首先將所有模式放入字典樹。



將字典樹編譯成 Aho-Corasick 自動機。在執行廣度優先搜索時,若是父節點的 失配節點沒有對應的子節點,那就再往父節點的失配節點的失配節點搜索對應 的子節點,直到走回樹根。重複上述步驟即可建造 Aho-Corasick 自動機。



移除走不到的失配指針,並將連續轉跳的失配指針合成為一條邊,即可轉換為 Mealy Machine。




但是題目的要求是每四個位元進行一次檢驗,所以不適用 Aho-Corasick 自動機。



(2) 驗證:


測試資料 #1

先讓資料都是高電位,時不時把電位拉下來。



測試資料 #2

同助教測試資料。



Contribution

- 1. Lawrence Wu
 - 第二、三以及五題之實作以及報告撰寫。
- 2. Ariel Chang
 - 第一題實作及報告撰寫。

What have we learned?

- 1. 沒有測試過的程式碼不要用。
- 2. 不要一學期選五主科+三個社團。
- 3. 多去看討論區!!
- 4. 小畫家不失為一種繪圖工具。
- 5. 在繳交功課前,應至 CAD 伺服器確認正確性。