UART Projet académique de conception d'une architecture UART (émission et réception série) en VHDL, avec simulation et implémentation sur FPGA.