Laboratório de Sistemas Digitais Aula Teórico-Prática 11

Ano Letivo 2022/23

Recomendações e boas práticas no projeto de sistemas digitais Resumo dos tipos de dados em VHDL Macros/funções de conversão entre tipos

Recomendações Gerais

- Em projetos que usem <u>componentes sequenciais</u> recomendase que:
 - não sejam implementados ciclos combinatórios
 - sejam evitadas latches
 - *latches* são muito pouco usadas mas frequente e involuntariamente sintetizadas
 - passem todos os sinais de entrada por registos
 - usem apenas um sinal de relógio
 - tenham o devido cuidado com a inicialização (reset) do sistema
- Em todos os projetos recomenda-se que:
 - prestem atenção aos avisos (warnings) reportados pelo "Quartus Prime"
 - organizem o código de uma maneira visualmente bem estruturada
 - indentação adequada do código
 - comentem as partes menos óbvias do código



Não Implementar Ciclos Combinatórios

Ciclo Combinatório - PROBLEMA!

É sintetizada uma latch com feedback entre a saída e a entrada – comportamento imprevisível!

Código OK!

É sintetizado um contador *positive* edge triggered


```
process(sysClk)
begin
  if (rising_edge(sysClk)) then
    if enable = '1' then
       counter <= counter + 1;
    end if;
end if;
end process;</pre>
```



Evitar a Inferência (involuntária) de Latches

- Recomendação: não escrever código VHDL que origine a inferência (síntese) de latches
- Razão: latches podem criar problemas temporais ou comportamentos inesperados
- Causa frequente: descrições combinatórias incompletas (involuntariamente, por não especificação de saídas para certas combinações das entradas <u>e/ou</u> encadeamentos incorretos de if...then...elsif...else...)
- Como evitar: num processo combinatório, garantir que é realizada a atribuição dos sinais/portos que dele dependem em todos os casos possíveis das entradas do processo
- Vamos ver um exemplo baseado na componente combinatória de uma FSM (parte do circuito que determina o estado seguinte e as saídas)...

Detetor de Sequência "1001" (Modelo de Moore)




```
Text Editor - C:/Users/asroliveira/CloudStation/LSDig2016/Projects/Mir
                                               A deteção da
File Edit View Project Processing Tools Window Help
                                                sequência é
     66 🚼 🏥 📜
                                             realizada com ou
   library IEEE;
                                            sem sobreposição?
   use IEEE.STD_LOGIC_1164.all:
 ⊟entity SeqDetector1001 is
      port(reset : in std_logic;
           clk : in std_logic;
           xIn : in std_logic;
           yOut : out std_logic);
  end SeqDetector1001;
 □architecture MooreArch of SeqDetector1001 is
      type TState is (ST_INIT, ST_1, ST_10, ST_100, ST_1001);
      signal s_currentState, s_nextState : TState;
 ⊟begin
      sync_proc : process(clk)
 if (rising_edge(clk)) then
            if (reset = '1') then
               s_currentState <= ST_INIT;</pre>
               s_currentState <= s_nextState;</pre>
            end if;
         end if:
      end process:
< III
                                                             00.00.00
```

```
🔖 Text Editor - C:/Users/asroliveira/CloudStation/LSDig2016/Projects/Mi... 😐 📮
File Edit View Project Processing Tools Window > Search aftera.com
      comb_proc : process(s_currentState, xIn)
         case (s_currentState) is
         when ST_INIT =>
             vOut <= '0':
                                                   Qual o
             if (xIn = '1') then
                s_nextState <= ST_1;</pre>
                                              problema do
             end if:
                                                   código
         when ST_1 =>
             yOut <= '0';
                                              apresentado?
             if (xIn = '0') then
                s_nextState <= ST_10;</pre>
                                                Inferência
             elsif (xIn = '1') then
                s_nextState <= ST_1;</pre>
             end if;
                                               indevida de
         when ST_10 =>
                                                  latches!
             yOut <= '0';
             if (xIn = '1') then
                s_nextState <= ST_1;</pre>
                s_nextState <= ST_100;
             end if:
         when ST_100 =>
             yOut <= '0';
             if (xIn = '1') then
                s_nextState <= ST_1001;</pre>
                s_nextState <= ST_INIT;</pre>
             end if:
         when ST_1001 =>
             y0ut <= '1':
             if (xIn = '1') then
                s_nextState <= ST_1;</pre>
                s_nextState <= ST_10;</pre>
             end if:
         end case;
      end process:
 Lend MooreArch;
Ln 78 Col 1
                 VHDL File
                                            0%
                                                 00:00:00
```




Avisos na Síntese de um Circuito com Latches



100%

00:00:26



00:00:00


Registo de Todos os Sinais de Entrada da FPGA

- Recomendação: passar os sinais de entrada da FPGA por registos sincronizado pelo clock do sistema
- Razão: se isto não for feito e se um sinal de entrada mudar de nível lógico muito perto de uma transição ativa de relógio, então o estado do sistema pode ficar inconsistente (saídas de blocos combinatórios rápidos do circuito podem "ver" o novo valor lógico, mas saídas de partes mais lentas podem ainda "ver" o valor antigo)
- **Solução:** com o uso de registos à entrada, problemas deste tipo desaparecem, porque todos os blocos do circuito vêem o mesmo nível lógico durante (quase) todo o período do sinal de relógio
- Exemplo (em VHDL e assumindo que o *clock* do sistema é o **CLOCK_50**):


• **Nota:** para evitar o esquecimento de algum sinal, é preferível que isto seja feito no *top-level* (em VHDL ou em diagrama lógico)

Utilização de Apenas um Sinal de Relógio

- Problema: a utilização de dois ou mais domínios de relógio num sistema pode levar a problemas temporais complexos
 - O domínio de um relógio é o subconjunto de componentes do sistema que é sincronizado por esse sinal de relógio
 - A abordagem, análise e resolução destes problemas está fora do âmbito de LSD!
- Solução: em projetos de LSD que usem componentes sequenciais recomenda-se a utilização de apenas um sinal de relógio
 - A complexidade típica e as interfaces dos projetos de LSD não justificam a utilização de mais do que um sinal de relógio
 - Usar apenas um sinal de relógio (CLOCK_50 <u>ou</u> outro derivado deste a partir de um divisor de frequência)
 - Nos casos em que 50 MHz é uma frequência de operação demasiado elevada
 - Usar em conjunto com o sinal de relógio, pulsos de ativação (enables) para sincronizar e sequenciar ações mais lentas
 - Usar um gerador de pulsos em vez de divisores de frequência
 - Todos os componentes são sincronizados pelo mesmo sinal de relógio e cada um possui o(s) seu(s) enable(s)
- Vamos analisar um exemplo de um gerador de pulsos...



Exemplo de um Gerador de Pulsos (enables) com Saídas Combinatórias



Em hardware real as saídas podem apresentar *glitches* (também observável numa simulação temporal) – não crítico em muitas situações (o importante é o pulso estar estável na vizinhança do flanco ativo do sinal de relógio (cumprimento dos tempos de *setup* e de *hold*)



```
🎂 Text Editor - C:/Users/asroliveira/CloudStation/LSDig2016/Projects/Miscellaneous/Miscellaneous - Miscellaneous - [RegPulseGenerato... 🗁 📮 🔤 🔀
File Edit View Project Processing Tools Window Help
                                                                            Search altera.com
   library IEEE;
   use IEEE.STD_LOGIC_1164.all;
   use IEEE.NUMERIC_STD.all;
 ⊟entity RegPulseGenerator is
                   : in std_logic;
      port(reset
           sysClk : in std_logic;
           pulseOut : out std_logic_vector(7 downto 0));
   end RegPulseGenerator;
 ⊟architecture Behavioral of RegPulseGenerator is
      constant NUMBER_STEPS : positive := 6;
      subtype TCounter is natural range 0 to (NUMBER_STEPS - 1);
      signal s_counter : TCounter;
      signal s_pulseOut : std_logic_vector(7 downto 0);
 ⊟beain
      count_proc : process(sysClk)
         if (rising_edge(sysClk)) then
  if ((reset = '1') or
 (s\_counter > = (NUMBER\_STEPS - 1))) then
 s_counter <= 0;
                s_counter <= s_counter + 1;
         end if:
      end process;
      s_pulseOut(0) \ll '1' when (s_counter = 0) else '0';
      s_pulseOut(1) <= '1' when (s_counter = 1) else '0';</pre>
      s_pulseOut(2) <= '1' when (s_counter = 2) else '0';</pre>
      s_pulseOut(3) <= '1' when (s_counter = 3) else '0';</pre>
      s_pulseOut(4) <= '1' when (s_counter = 4) else '0';</pre>
      s_pulseOut(5) \ll '1' when (s_counter = 5) else '0';
      s_pulseOut(6) \ll '1' when ((s_counter\ rem\ 2) = 0) else '0';
      s_{v} = 1' when ((s_{v} = 1') and (s_{v} = 1') else '0';
      out_reg_proc : process(sysClk)
      begin
         if (rising_edge(sysClk)) then
  if (reset = '1') then
 pulseOut <= (others => '0');
                pulseOut <= s_pulseOut;</pre>
         end if:
      end process:
```

Ln 60 Col 1

VHDL File

Lend Behavioral;

Gerador de Pulsos com Saídas Registadas (elimina os *glitches*)


- A colocação de um registo nas saídas do gerador de pulsos:
 - Garante que as saídas só comutam num instante bem definido, evitando glitches
 - Atrasa as saídas um ciclo de relógio, mas sem alterar a ordem relativa de ativação

Inclusão de um registo nas saídas do gerador de pulsos

0%

00:00:00


Simulação do Gerador de Pulsos com Saídas Registadas




Precauções de Inicialização (Reset)

- A maior parte dos sistemas com componentes sequenciais requerem a inicialização dos seus elementos de memória (e.g. registo de estado de uma FSMs, contadores, acumuladores, etc.)
- A inicialização deve ser realizada
 - No arranque do sistema / após programação da FPGA
 - Sempre que for ativado um sinal de inicialização global (tipicamente uma entrada acessível externamente)
- Devem ser preferidos componentes com reset síncrono
- Vamos ver um exemplo de um módulo que gera um sinal de reset nestas circunstâncias...

Exemplo de um Módulo de Reset



Se após a programação da FPGA todos os FFs forem carregados com 0's, o módulo ativa inicialmente o reset de saída




Os componentes usados no circuito devem (preferencialmente) usar resets síncronos


O período do sinal de relógio e o número de *flip-flops* asseguram um tempo mínimo durante o qual o sinal de *reset* está garantidamente ativo




Exemplo de um Módulo de Reset



Simulação do Módulo de Reset






Outras Recomendações

- Recomendação: tomar em consideração os avisos emitidos pelo "Quartus Prime"
- Razão: alguns dos avisos (mensagens a azul ou violeta) assinalam problemas que devem ser corrigidos
- Quando fazer: deve-se "dar uma vista de olhos" pelas mensagens de aviso "de vez em quando", e deve-se certamente fazê-lo mesmo antes de dar um projeto como concluído
- Recomendação: organizar o código de uma maneira visualmente bem estruturada
- Razão: o código deve ser fácil de entender por terceiros (e pelo próprio alguns meses ou anos depois)
- Como fazer: indentar o código de uma maneira adequada e consistente
- Recomendação: comentar as partes menos óbvias do código
- Razão: o código deve ser fácil de entender por terceiros (e pelo próprio alguns meses ou anos depois)
- O que não fazer: comentar o óbvio

```
(e.g. count <= count + 1; -- incrementa "count")
```

std logic 1164 – Utilização de Tri-state



Modelação de linhas partilhadas (*shared*) exemplo com atribuições condicionais)

Pode também ser usado com barramentos do tipo std_logic_vector



Portos Bidirecionais e Lógica Tri-state

```
entity EntityName
    port(...
                                                         enableSignal
          ioPort : inout std logic;
                                                                   Module
          . . . );
                                                         outSignal
                                                ioPort
                                                                   Internal
end EntityName;
                                                                    Logic
                                                         inSignal
architecture Behavioral of EntityName
    signal inSignal, outSignal, enableSignal : std logic;
begin
    ioPort <= outSignal when (enableSignal = '1') else
                \Z';
    inSignal <= ioPort;</pre>
end Behavioral;
Tipicamente usados com pinos externos da FPGA (portos da entidade top-level).
```

Podem também ser usados com barramentos do tipo std logic vector

Resumo dos Tipos de Dados em VHDL (mais frequentes)

integer

Definição (na package STANDARD)

```
type integer is range -2147483647 to 2147483647;
```

- Utilização típica
 - Indexação de arrays e como segundo operando de deslocamentos (shifts) e rotações (rotates) – número de posições a deslocar

natural

Definição (na package STANDARD)

```
subtype natural is integer range 0 to integer'high;
```

- Utilização típica
 - Semelhante ao tipo integer, mas para valores naturais

positive

Definição (na package STANDARD)

```
subtype positive is integer range 1 to integer high;
```

- Utilização típica
 - Semelhante ao tipo integer, mas para valores positivos



Resumo dos Tipos de Dados em VHDL (mais frequentes)

unsigned

- Definição (na package NUMERIC_STD)
 type UNSIGNED is array (NATURAL range <>) of STD_LOGIC;
- Utilização típica
 - Operações aritméticas e lógicas em quantidades inteiras <u>sem</u> sinal

signed

- Definição (na package NUMERIC_STD)
 type SIGNED is array (NATURAL range <>) of STD_LOGIC;
- Utilização típica
 - Operações aritméticas e lógicas em quantidades inteiras <u>com</u> sinal

tipos enumerados

- Definição
 - Pelo utilizador num módulo ou package
- Utilização típica
 - Definição dos estados simbólicos de uma FSM

Outros Tipos de Dados

boolean

```
- Definição (na package STANDARD)
type boolean is (false, true);
```

- Utilização típica
 - Resultado de condições e expressões booleanas
- character / string
 - Definição (na package STANDARD)
 - Utilização típica
 - Manipulação de carateres e arrays de carateres
- real
 - Definição (na package STANDARD)

```
type real is range -1.0E308 to 1.0E308;
```

- Utilização típica
 - Operações aritméticas em quantidades reais apenas em simulação ou na síntese, mas quando os valores são estáticos

Outros Tipos de Dados

time

```
- Definição (na package STANDARD)
type time is range -2147483648 to 2147483647
    units
        fs;
        ps = 1000 fs;
        ns = 1000 ps;
        us = 1000 us;
        ms = 1000 us;
        sec = 1000 ms;
        min = 60 sec;
        hr = 60 min;
end units;
```

- Utilização típica
 - Simulação e construção de testbenches

bit e bit_vector

Definição (na package STANDARD)
 type bit is ('0', '1');
 Type bit_vector is array (natural range <>) of bit;
 Pouco usado devido à existência do tipo std logic (vector)



Macros/Funções de Conversão entre Tipos

- Para simplificar a interface entre módulos deve-se utilizar sempre portos do tipo std_logic ou std_logic_vector
- Se necessário, as conversões são efetuadas dentro dos módulos para os tipos requeridos pelas operações a realizar
- Macros de conversão (un) signed <-> std_logic_vector
 - unsigned(parâmetro do tipo std_logic_vector)
 - macro/operador de conversão de std_logic_vector para unsigned
 - signed(parâmetro do tipo std_logic_vector)
 - macro/operador de conversão de std_logic_vector para signed
 - std_logic_vector(parâmetro do tipo signed/unsigned)
 - macro/operador de conversão de signed ou unsigned para std logic vector

Macros/Funções de Conversão entre Tipos

• Funções de conversão integer <-> (un) signed

 Consoante a conversão pretendida, pode ser necessário uma ou duas conversões em cascata

```
e.g. std_logic_vector->integerto integer(unsigned(Vetor de Bits a Conv))
```



Comentários Finais

- No final desta aula deverá ser capaz de aplicar as recomendações e boas práticas de projeto apresentadas e discutidas em LSD
 - Fundamentais (sempre), incluindo o desenvolvimento e avaliação do projeto final!
 - Avaliada a sua aplicação no projeto final
- Também deverá ser capaz de:
 - Usar adequadamente os principais tipos de dados suportados pelo VHDL
 - Modelar sinais e portos tri-state
 - Utilizar corretamente as macros e funções de conversão entre tipos