-
Notifications
You must be signed in to change notification settings - Fork 0
Início
[english]
Neste manual, você encontrará informações essenciais sobre o funcionamento interno da arquitetura, juntamente com explicações detalhadas das diversas funcionalidades disponíveis no projeto.
Para compreender completamente este projeto, é recomendável ter conhecimentos prévios sobre sistemas digitais, circuitos lógicos e fundamentos de arquitetura de computadores. Esta wiki não fornece explicações abrangentes sobre organização de computadores ou princípios arquiteturais, portanto, recursos adicionais podem ser necessários para aqueles que não estão familiarizados com esses tópicos.
Dito isso, a documentação busca manter um tom didático e tem como objetivo apresentar os conceitos arquitetônicos e os mecanismos internos de forma clara e simples, tornando o conteúdo acessível mesmo para quem tem pouca experiência na área.
Abaixo está um resumo das principais seções disponíveis:
Detalha a estrutura interna do processador DRISC-V, com uma divisão de seus componentes e como eles implementam a especificação RV32IM Zmmul Zicsr Zicntr do RISC-V. Inclui uma breve visão geral dos dispositivos de E/S disponíveis.
Apresenta os modelos gráficos de simulação construídos no Logisim, bem como o ambiente de simulação implementado em SystemVerilog, incluindo instruções sobre como executar, modificar e experimentar com a arquitetura.
Descreve como utilizar o assembler personalizado em C# desenvolvido para este projeto, incluindo os passos para montar programas e carregá-los nos ambientes de simulação.
-
- 1.1 Introduction
- 1.2 RISC-V Implementation
- 1.2.1 Available Instruction Set
- 1.2.2 Available Non-ISA Features
-
- 2.1 ALU
- 2.2 Register File
- 2.3 Program Counter
- 2.4 Input Buffer
- 2.5 RAM
- 2.6 Operation Controller
- 2.7 CSR Controller
-
- 3.1 Input Devices
- 3.1.1 Keyboard
- 3.1.2 Switches and Joystick
- 3.1.3 Random Number Generator
- 3.1.4 Real-Time Device
- 3.2 Output Devices
- 3.2.1 Screen
- 3.2.2 Terminal
- 3.2.3 Software Interrupt Register
- 3.1 Input Devices