

ΣΕΙΡΑ ΑΣΚΗΣΕΩΝ 12

Παραδειγμα (εξωπραγματικου) συστηματος εικονικης μνημης.

Μεγεθος εικονικων διευθυνσεων: 20 bits (5 ψηφια)

Χωρος λοιπον εικονικων διευθυνσεων: 1 Mbyte / Διεργασία


Μεγεθος σελιδας: 4 KBytes. Αρα 256 σελιδες / διεργασία

Φυσικη μνημη: 64 KBytes Αρα οι φυσικες διευθυνσεις αποτελουνται από 16 bits

Και αρα αφου κάθε σελιδα 4 KBytes, υπαρχουν 16 φυσικες σελιδες σε κάθε φυσικη μνημη.

ΑΣΚΗΣΗ 12.4

A)



B)

12.4.b

	valid bit	r	w	x	dirty bit	index
00	0	-	-	-	-	NULL
01	1	1	0	1	0	4
02	1	1	0	1	0	-
⋮	1	1	0	1	0	-
09	1	1	0	1	0	-
0A	1	1	1	0	1	F
0B	0	-	-	-	-	-
⋮	0	-	-	-	-	-
BF	0	-	-	-	-	-
C0	1	1	1	0	1	0
C1	1	1	0	0	0	2
C2	1	1	1	0	0	-
C3	1	1	1	0	0	-
C4	0	-	-	-	-	-
⋮	0	-	-	-	-	-
FD	0	-	-	-	-	-
FE	1	1	1	0	1	D
FF	1	1	1	0	0	1

Γ)

Από τα 5 ψηφία της διεύθυνσης που δίνεται κάθε φορά, μας ενδιαφέρουν 2 πρώτα καθώς τα 3 τελευταία είναι τα 12 bits που δεν αλλάζουν.

Οποτε από τον παραπάνω πίνακα:

01038 (fetch) - Φυσική διεύθυνση 4038 (το 038 δεν αλλάζει όπως προείπα)

0B0F4 (read) - Παρανομή εντολή, πρόωρος τερματισμός


C001C (write) - Φυσική διεύθυνση 001C

0292C (fetch) - Απουσα σελίδα, επανεκκίνηση

00000 (read) - Παρανομη εντολη, προωρος τερματισμος
99F88 (read) - Παρανομη εντολη, προωρος τερματισμος
FE5D8 (write) - Φυσικη διευθυνση D5D8
FF100 (fetch) - Παρανομη εντολη, για να γινει fetch πρεπει να εχει το x
C20CC (write) - Απουσα σελιδα, επανεκκινηση
CD0CC (write) - Παρανομη εντολη, προωρος τερματισμος
C0444 (read) - Φυσικη διευθυνση 0444
01FF4 (fetch) - Φυσικη διευθυνση 4FF4
C1FFC (write) - Παρανομη εντολη, προωρος τερματισμος (δεν επιτρεπεται το w)
008E4 (write) - Παρανομη εντολη, προωρος τερματισμος
C7700 (read) - Παρανομη εντολη, προωρος τερματισμος
01E40 (write) - Παρανομη εντολη, προωρος τερματισμος (δεν επιτρεπεται το w)

ΑΣΚΗΣΗ 12.5

ΑΒΓ)



Δ)

Στην άσκηση 4 είχαμε έναν πίνακα μεταφράσης 256 σελίδων με κάθε σελίδα 4 Kb

Αρα χρειαζόταν 1Mb συνολικά ($256 * 4$)

Στην παρούσα κατάσταση έχουμε έναν πίνακα μεταφράσης 1^{ου} επιπέδου 16 σελίδων (με κάθε σελίδα 4 Kb) Αρα $16 * 4 = 64Kb$

Ενώ έχουμε και πίνακες 2^{ου} επιπέδου, στην παρούσα περίπτωση 5 αφού 5 διευθύνσεις περάσαν εγκυρά στην φυσική μνήμη.

Αρα $5 (\text{πίνακες}) * 16 (\text{pages}) * (4 \text{ Kb η καθεμία}) = 320 \text{ Kb}$

ΑΡΑ $64 \text{ Kb} + 320 \text{ Kb} = 384 \text{ Kb}$.

Υπάρχει λοιπόν σημαντική μείωση (οικονομία) στις θέσεις μνήμης που καταλαμβάνονται στην παρούσα άσκηση σε σχέση με την προηγούμενη.

ΑΣΚΗΣΗ 12.6

Πλεον το συστημα εικονικης μνημης θα εχει τα εξης χαρακτηριστικα:

Μεγεθος εικονικων διευθυνσεων: 64 bits. Που όμως χρησιμοποιουνται τα 48 LS.


Χωρος εικονικων διευθυνσεων / διεργασία = 256 TeraByte

Μεγεθος κάθε σελιδας 4 Kbytes. Αρα τα 12 LS bits της εικονικης διευθυνσης δεν χρειαζονται μεταφραση.

Τρια επιπεδα πινακων μεταφρασης ανα διεργασία

Κάθε ενας πινακας μεταφρασης εχει 4096 θεσεις και αρα βλεπει 12 από τα bits του αριθμου εικονικης σελιδας

Δυνατότητα επέκτασης έως 256 GBytes φυσικής μνήμης, δηλαδή 38 bits φυσική διεύθυνση, ή 64 M φυσικές σελίδες (26-μπιτος αριθμός φυσικής σελίδας) επί 4 KBytes ανά σελίδα



ΑΣΚΗΣΗ 12.7

ΕΡΩΤΗΜΑ Α

Τα πεδία που θα υπάρχουν στο TLB είναι τα εξής:

A) PID για να ξέρω για ποια διεργασία προκειται. 8 bits

B) Virtual Page 20 bits

C) Physical Page 16 bits

ΕΡΩΤΗΜΑ Β

	PID	VP	PP
0	3B	03	07
1	B4	03	11
2	3C	03	07
3	3B	FF	02
4	3C	FF	02
5	A2	C2	06
6	A3	E3	06

ΕΡΩΤΗΜΑ Γ

Υπάρχει ένα bit (το protection) όπου ελέγχει αν ο επεξεργαστής θα είναι σε κατάσταση user ή kernel. Για ασφαλεία το μπιτ αυτό δεν μπορεί να το αλλάξει ο χρήστης παραμονο το ίδιο το λειτουργικό σύστημα. Ενω για παραπάνω ελεγχο και προστασία υπάρχουν τα 3 μπιτ που καθορίζουν αν θα γίνεται read/write/execute (r/w/x) έτσι ώστε ακόμη κι όταν οι διεργασίες αλληλεπιδρούν μην χρειάζεται παραπάνω χώρος στην φυσική μνήμη αλλά να προστατεύονται από τα συγκεκριμένα μπιτς. Στην συγκεκριμένη περίπτωση όμως όλα αυτά δεν λειτουργούν σωστά αφού επιτρέπουν την αλληλεπίδραση μεταξύ διεργασιων.