-
Notifications
You must be signed in to change notification settings - Fork 0
concat‐sreg2‐sysdff
| ⬅️ Prev | Navegar por los circuitos | Next ➡️ |
|---|
- Ficha: Concatenación de un registro de desplazamiento encapsulado de 2 bits con un biestable
- Descargas
- Descripción
- Construcción de registros de desplazamiento
- Evolución del estado
- Diagrama de estados
- Cronograma
- Conceptos nuevos
- Enlaces
En esta ficha se describe una variación del principio de construcción de registros por la derecha. Si a un registro de desplazamiento de 2 bits, que está encapsulado, le añadimos un biestable del sistema por la derecha, obtenemos un registro de desplazamiento de 3 bits
A partir de ahora, para construir un registro de desplazamiento, lo podemos hacer bien añadiendo un biestable por la derecha a otros biestables ya encadenados, o bien añadiéndoselo a un registro encapsulado. El resultado no varía
Gracias a esta nueva forma de construcción podemos ampliar registros previamente creados, aunque estos sean de muchos biestables (de hecho, la cantidad de biestables nos es indiferente). Por ello podemos construir registros mucho más grandes
El registro de desplazamiento de 3 bits es un tablero de 3 casillas. Por la entrada serie puede entrar cualquier bit. En este ejemplo supondremos que llegan los bits genéricos a, b y c a partir del ciclo 0. Tras ellos sólo se reciben ceros
Al cabo de 3 ciclos desde el Bit Bang, el registro de desplazamiento almacena el valor cba, y por su salida serie sale el bit a. En el siguiente ciclo (ciclo 4) sale el bit b, en el quinto ciclo sale el bit c y en el ciclo64 el registro llega al estado final (que es el mismo que el inicial)
Este es el diagrama de estados de la evolución del estado anterior: un registro de desplazamiento de 3 bits al que le llega por la entrada los bits a, b y c, en ese orden, y tras ello todos ceros
En esta figura se mustra el cronograma cuando la señal de entrada es la misma que la del diagrama de estado
- Concatenación de un registro de desplazamiento encapsulado de 2 bits con un biestable: Es una nueva forma de construir registros de desplazamiento
- Colección iceFF: Colección para Icestudio. Biestables
- Colección iceSRegs: Colección para Icestudio. Registros de desplazamiento
- Tablero de juego y bucles espaciales. En el Cuaderno técnico CT18 de FPGAs Libres: Fundamentos. Sistema unario
- Juan González-Gómez (Obijuan)
- shift
- shift-reg2
- sreg-02-sys-sr-basic🟡
- sreg-concat-left
- sreg-concat-right
- concat-sysdff-sreg2
- concat-sreg2-sysdff
- sreg-03-sys-sr-basic🟡
- concat-sreg2-sreg2
- sreg-04-sys-sr-basic🟡
- unary-ii🔵
- unary-iii
- unary-n🔴
- unary-ii-timer
- unary-ii-timer-bmax
- unary-iii-timer
- sreg-unary-ii-timer
- sreg-unary-iii-timer
- unary-n-timer
- sreg-unary-n-timer
- unary-ii-wait🔵
- unary-ii-wait2🔵
- unary-ii-wait2-simp
- unary-ii-rst
- unary-iii-rst
- unary-mod3🔵
- unary-mod4
- unary-modn
- unary-mod2🔵
- unary-prescaler1:2
- unary-prescaler1:2-ini
- unary-prescaler1:3
- unary-prescaler1:4
- unary-prescaler1:n
- heart-prescaler1:2🟡
🚧 TODO 🚧
- 🟡: Nuevo bloque introducido
- 🔵: Circuito importante
- 🔴: Presentación de limitaciones y retos a superar