An audio project with the NEXYS 4 ddr
-
Updated
Apr 17, 2022 - VHDL
An audio project with the NEXYS 4 ddr
Dépôt du projet de conception d'un processeur pour le cours EN217 à l'ENSEIRB-MATMECA
Projet de Conception conjointe sur FPGA - ENSEIRB MATMECA (SEE 3A)
Projet expérimental de conception de circuit numérique. réalisé par Maxime ALBERTY, Clément SAVARY, à l'ENSEIRB-MATMECA et encadré par M. Christophe JÉGO. Adaptation du jeu de société "Puissance 4" sur carte NEXYS A7-50T
Add a description, image, and links to the enseirb-matmeca topic page so that developers can more easily learn about it.
To associate your repository with the enseirb-matmeca topic, visit your repo's landing page and select "manage topics."