Skip to content

three state_logic

Jump to bottom Edit New page
Akagi201 edited this page Jan 1, 2014 · 1 revision

Specs

  • 在数字电路中, 三态逻辑(three-state / tri-state / 3-state)允许输出端在0和1两种逻辑电平之外呈现高阻态, 等效于将输出的影响从后级电路中移除. 这允许多个电路共同使用同一个输出线(例如总线).

References

Add a custom footer
Add a custom sidebar

Clone this wiki locally